您的位置: 专家智库 > >

胡强

作品数:7 被引量:11H指数:2
供职机构:中国航天更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信天文地球更多>>

文献类型

  • 7篇中文期刊文章

领域

  • 6篇电子电信
  • 1篇天文地球

主题

  • 4篇卫星
  • 3篇导航
  • 3篇接收机
  • 2篇导航卫星
  • 2篇北斗
  • 2篇FPGA
  • 1篇导航接收机
  • 1篇信号
  • 1篇译码
  • 1篇译码器
  • 1篇载波
  • 1篇载波跟踪
  • 1篇弱信号
  • 1篇数据传输
  • 1篇锁频
  • 1篇锁频环
  • 1篇通用处理器
  • 1篇同步数据
  • 1篇钟差
  • 1篇伽利略

机构

  • 7篇中国航天

作者

  • 7篇胡强
  • 5篇杨晓昆
  • 3篇王千喜
  • 2篇欧春湘
  • 2篇李秋凤
  • 2篇王丹阳
  • 2篇翟羽佳
  • 2篇代栋敏
  • 1篇杨嘉伟
  • 1篇任晓松
  • 1篇范振新
  • 1篇李社军
  • 1篇刘岩
  • 1篇李锦清

传媒

  • 2篇现代电子技术
  • 2篇现代导航
  • 1篇系统工程与电...
  • 1篇电子技术应用
  • 1篇微处理机

年份

  • 1篇2018
  • 1篇2017
  • 2篇2014
  • 1篇2013
  • 2篇2012
7 条 记 录,以下是 1-7
排序方式:
伽利略导航卫星E1 B伪码跟踪技术研究被引量:1
2012年
Galileo系统的BOC信号有更小的跟踪抖动和更好的抗多径性能,BOC信号自相关函数具有的多峰性使跟踪具有很大的难度,跟踪时容易误锁在边峰上。为了解决这个问题,利用Fante提出的自相关函数线性化算法推导了一组参数,仿真结果表明该组参数的归一化鉴别器输出的码片误差在-1到1之间具有线性特征,最后介绍利用此方法参数实现的接收机。
王千喜刘岩杨晓昆翟羽佳李秋凤胡强
关键词:伽利略接收机滤波器
FPGA与通用处理器同步数据传输接口的设计被引量:2
2014年
针对FPGA与通用处理器之间数据通信的方式,提出了基于包含SDRAM控制器的通用处理器与FPGA实现同步数据传输的方法。该方法通过在FPGA内部构建同步输入/输出接口STI(Synchronous Transmission Interface),将FPGA模拟为包含SDRAM控制器的通用处理器的外接SDRAM存储器,从而实现FPGA与通用处理器之间的同步数据传输。经理论分析和实际电路验证表明,对于FPGA与通用处理器之间的数据通信,在不增加任何硬件成本的前提下,采用该方法较传统异步传输方法传输速率得到显著的提升。
胡强
关键词:FPGA通用处理器SDRAM数据传输
基于卡尔曼滤波的锁频环改进算法被引量:2
2014年
为了在树荫下、建筑物内等受遮挡的环境中实现对弱信号的跟踪,需要对传统的载波环路加以改进。提出一种基于卡尔曼滤波的锁频环(frequency lock loop,FLL)改进算法,在传统FLL的鉴频器与环路滤波器中间加入卡尔曼滤波模块,并在环路滤波器和卡尔曼滤波模块之间加入数据处理模块。在相同条件下,分别对传统FLL和改进后FLL进行仿真测试。实验表明,改进后的FLL不仅能跟上信噪比低至-30dB的信号,且在跟踪精度上也比传统FLL提高很多。
欧春湘杨嘉伟胡强任晓松王丹阳代栋敏
关键词:锁频环弱信号卡尔曼滤波FREQUENCYLOCKLOOP
高灵敏度接收机跟踪环路设计方案被引量:2
2013年
基于GPS/BD兼容高灵敏度导航产品开发和产业化项目,对经典载波跟踪环进行修改,设计实现了高灵敏度跟踪环路。将传统的单点积分数据,转化成一列数据,对该数据进行FFT变换后,可提高载波频率的估计精度,从而提高系统的跟踪灵敏度。并对高灵敏度跟踪环路进行仿真分析,证明高灵敏跟踪环路对弱信号的跟踪能力。
王千喜李社军王丹阳杨晓昆胡强代栋敏范振新欧春湘
关键词:高灵敏度载波跟踪
北斗GEO导航卫星广播星历拟合算法设计被引量:1
2017年
本文介绍了北斗GEO广播星历参数的最小二乘估计方法,提出了相应的计算过程和计算公式,并给出了部分计算偏导公式。计算结果表明,文中给出的具体计算过程和计算公式是正确的,其拟合精度以特定时间间隔的轨道的误差表示时,RMS误差精度小于2cm。
杨晓昆徐沛虎胡强
关键词:北斗GEO
北斗卫星导航模拟器卫星钟差参数生成方法研究被引量:2
2018年
本文介绍了北斗卫星导航模拟器卫星钟差参数生成方法,提出了相应的计算方法。计算结果表明,文中给出的具体计算方法是正确的,其拟合精度以特定时间间隔的卫星钟差的误差表示时,误差精度小于1.1ns。
杨晓昆李锦清徐沛虎胡强
关键词:北斗导航钟差
高性能维特比在卫星导航接收机中FPGA实现被引量:1
2012年
卫星定位接收机中卷积码译码即维特比译码器,在处理器中面临占有资源较多、处理时间过长等问题,为了减少处理器资源的占用和提高处理速度,采用并行加比选蝶形单元的的方法,在FPGA平台上用硬件描述语言设计一种高性能维特比译码器,作为GPS L2频点和GALILEO E1频点接收机的通用译码器,在GPS和GALILEO接收机上运用,大大减少资源使用,提高接收机的处理速度。
王千喜李秋凤杨晓昆翟羽佳胡强
关键词:VITERBI译码器卷积码FPGA
共1页<1>
聚类工具0