钟黎
- 作品数：6 被引量：18H指数：3
- 供职机构：重庆邮电大学光电工程学院更多>>
- 发文基金：模拟集成电路重点实验室基金更多>>
- 相关领域：电子电信更多>>
- 一种高PSRR无电阻带隙基准源被引量：3
- 2017年
- 设计了一种高电源抑制比(PSRR)、低温漂的无电阻带隙基准源。在传统无电阻带隙基准电压源的基础上引入反馈环路,实现了对电压的箝制,减小了沟道长度调制效应和失调电压,提高了带隙基准源的PSRR。引入正温度补偿电路,减小了带隙基准源的温度系数。采用TSMC 0.18μm CMOS工艺对电路进行了仿真。结果表明,在3 V工作电压下,在低频下带隙基准源的PSRR为-65 d B,在-25℃~125℃温度范围内的温度系数为3.72×10^(-5)/℃。
- 秦少宏胡永贵胡云斌青旭东周勇钟黎
- 关键词：反馈环路电源抑制比
- 一种低温漂高电源抑制比带隙基准源的设计被引量：11
- 2018年
- 在传统的电流模电压基准结构下,基于一阶补偿后的电压基准输出特性,设计了一个简单的高、低温补偿电路,在宽的温度范围内(-50~150℃),显著提高了电压基准的精度。同时,对电路进行简单的改进,输出电压获得了高的电源抑制比。对设计的电路采用TSMC 65 nm CMOS工艺模型进行仿真,在1.5 V的电源电压下,PSRR为-83.6 d B,温度系数为2.27 ppm/℃。
- 青旭东钟黎王永禄秦少宏陈振中
- 关键词：电压基准源低温漂
- 一种新型的融合控制码与数据码的8/10 bit编码器
- 2018年
- 设计了一种融合控制码(K码)与数据码(D码)、具有无效K码检测功能的高速8/10bit编码器。深入研究了8/10bit的编码特点以及K码与D码的内在相关性,提出了将K码融合于D码的改进编码方法。相比传统方法,该编码方法更简单,速度更快,占用逻辑资源更少。采用Verilog HDL语言设计了编码器,使用Modelsim软件对设计进行了功能验证,并利用Quartus Ⅱ综合实现了8/10bit编码电路。该编码器可直接应用于需要8/10bit编码的收发器。
- 姚佳蒲杰青旭东钟黎
- 关键词：控制码编码器VERILOGHDL
- 一种新型超高速高精度时钟占空比校准电路被引量：2
- 2018年
- 设计了一种超高速高精度时钟占空比校准电路。采用一种新的脉冲宽度校准单元,通过控制电压调整时钟上升、下降时间来实现占空比调整。同时,设计了一种时钟放大模块,降低了占空比校准单元对输入时钟幅度的要求,提高了占空比校准精度。分析了各电路模块的作用以及对整体性能的影响。采用SMIC 65nm CMOS工艺,在1.8V电源电压下对各模块以及整体电路进行仿真验证。仿真结果表明,该时钟占空比校准电路能对输入频率为1~4 GHz、占空比为20%~80%的时钟进行精确校准,校准后的占空比为(50±1)%,系统稳定时间为200个输入时钟周期,功耗为10mW。
- 青旭东王永禄秦少宏钟黎
- 关键词：校准电路
- 一种带曲率补偿的低压高PSRR带隙基准源被引量：3
- 2018年
- 基于SMIC 65nm CMOS工艺,设计了一种带曲率补偿的低压高电源抑制比(PSRR)带隙基准电压源。采用带曲率补偿的电流模结构,使输出基准电压源低于1.2V且具有低温漂系数。在基本的带隙基准电路基础上,增加基准核的内电源产生电路,显著提高了电路的PSRR。采用Cadence Spectre软件,在1.8V电压下对电路进行仿真。结果表明,在1kHz以下时,PSRR为-95.76dB,在10kHz时,PSRR仍能达到88.51dB,在-25℃~150℃温度范围内的温度系数为2.39×10^(-6)/℃。
- 钟黎王永禄胡云斌青旭东秦少宏
- 关键词：带隙基准电压源电源抑制比温度系数
- SBFL结构SiGe HBT器件的击穿特性研究被引量：1
- 2017年
- 对高频SiGe HBT器件的击穿特性进行了研究。借助TCAD仿真工具,对超结结构引入器件集电区后的击穿特性进行了分析,提出了一种采用分裂浮空埋层结构(SBFL)的SiGe异质结器件。这种结构改善了器件的内部电场分布,电场分布由原来的单三角形分布变成双三角形分布。仿真结果表明,该器件结构的击穿电压由原有的3.6V提高到5.4V,提高了50%。
- 陈繁马婷谭开洲王兰钟黎
- 关键词：击穿电压
