搜索到3957篇“ VERILOG“的相关文章
- 基于二叉树的Verilog多路分支语句综合算法
- 2024年
- Verilog多路分支语句是硬件描述语言的一种条件语句,在处理器、网络交换和数字信号处理等领域应用广泛,且可通过数据选择器(Multiplexer,MUX)实现资源的极低消耗.现有基于And-Inverter Graph结构的综合工具ABC无法有效综合此类电路.因此,提出了一种新型逻辑网络表达形式MAIG(MUX-And-Inverter Graph),针对Verilog多路分支语句中的显式电路给出了基于二叉树的综合算法.为提高算法的运行效率以及综合质量,首先提取电路特征参数并进行矩阵列变换,进而实现MUX门的个数和层级减少;然后根据矩阵的0、1取值,通过二叉树优化算法划分矩阵递归生成面积小、时延低的MAIG.与学术界综合工具ABC相比,所提算法在工艺映射前电路逻辑门的个数和深度平均优化72%和52%,工艺映射后电路面积和时延平均改善67%和33%.
- 廖俊鸿刘森马铖昱储著飞
- 关键词：数据选择器二叉树
- 一种基于Verilog的芯片验证系统与方法
- 本发明提供了一种基于Verilog的芯片验证系统与方法，涉及芯片验证技术领域。该系统包括验证平台，验证平台内置验证模块和物理层组件。其中，验证平台为FPGA或EDA。物理层组件的一端与验证模块连接，物理层组件的另一端与待...
- 请求不公布姓名请求不公布姓名
- EDA技术与Verilog HDL 第4版
- 本书系统地介绍了EDA技术和VerilogHDL硬件描述语言，将VerilogHDL的基础知识、编程技巧和实用方法与实际工程开发技术在QuartusVivado上很好地结合起来，使读者通过本书的学习能迅速了解并掌握EDA...
- 黄继业
- 一种Verilog设计文件安全关键信号的检测方法
- 本发明涉及硬件安全的技术领域，特别是涉及一种Verilog设计文件安全关键信号的检测方法，其能够使芯片检测具备良好的安全关键信号检测功能，提高芯片检测的安全性，满足检测芯片设计中对薄弱信号的需求；检测方法包括以下步骤：S...
- 沈海华詹沛恒
- 一种基于代码混淆技术的Verilog源码保护系统和方法
- 本发明公开了一种基于代码混淆技术的Verilog源码保护系统和方法，该系统包括：迭代仲裁器，用于将接收到的Verilog源码逐行输入到词法分析器中；将收到的混淆模式向下传递至仲裁器；词法分析器，用于对Verilog源码中...
- 余裕鑫周海洋郭涛周婧田春生张瑶伟周冲庞永江王硕杜忠
- 大规模verilog程序层次化抽象验证方法及系统
- 本发明公开了一种大规模verilog程序层次化抽象验证方法及系统，本发明方法包括为被验证的大规模verilog程序的模块进行分层；针对各层模块采用自下而上的层次化抽象验证，包括从将底层的模块开始遍历直至遍历完顶层的模块，...
- 潘国腾铁俊波罗莉周理周海亮荀长庆邓林卢孟龙龚锐石伟刘威张剑锋冯权友
- 一种寄存器传输级Verilog设计的安全断言自动生成方法
- 本发明公开了一种寄存器传输级Verilog设计的安全断言自动生成方法，包括以下步骤：S1.利用仿真工具执行待测设计得到lst以及dot文件，lst文件包含仿真数据，dot文件包含电路的结构和连接信息；S2.利用lst文件...
- 秦茂源刘宝龙沈超刘利强陈雷李家乐闫嘉祺郝梓帅
- EDA原理及Verilog HDL实现 从晶体管、门电路到高云FPGA的数字系统设计
- 《EDA原理及VerilogHDL实现——从晶体管、门电路到高云FPGA的数字系统设计》以广东高云半导体科技股份有限公司(简称高云半导体)的GW1N系列FPGA器件和高云云源软件为设计平台，根据“EDA原理及应用”课程的...
- 何宾
- 基于Verilog HDL的简易电子琴控制电路设计与实现
- 2024年
- 介绍了一种基于硬件描述语言(Verilog HDL)的简易电子琴控制电路设计,在系统可编程门阵列(FPGA)芯片上实现,可实现自动演奏预存乐曲、弹奏及音符码制显示等常用功能。该设计采用自顶向下的模块化设计,基于硬件描述语言(Verilog HDL)编程实现。根据产生各个音符的频率不同,通过将系统的基准频率通过分频器进行分频,得到曲谱中所有音符的频率,再由驱动电路驱动蜂鸣器发声,便可实现乐曲的弹奏或播放功能,用八段数码管显示弹奏或播放音符对应的数字。该方法设计简单、修改方便、设计周期短。通过FPGA验证了所设计的控制电路,并完成了简易电子琴的调试及制作。
- 张皓祎郑冰卢炽杏郑惠之胡锦程
- 关键词：VERILOGHDLFPGA
- 数字IC设计工程师丛书 ASIC设计与综合 使用Verilog进行RTL设计
- 本书全面介绍使用Verilog进行RTL设计的ASIC设计流程和综合方法。本书共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测...
- （印）瓦伊巴夫·塔拉特作
相关作者
- 夏宇闻
- 作品数：68被引量：153H指数：7
- 供职机构：北京航空航天大学
- 研究主题：VERILOG 基于FPGA FPGA JPEG2000 硬件描述语言
- 乔世杰
- 作品数：25被引量：102H指数：5
- 供职机构：西安理工大学
- 研究主题：VLSI HDL 零树编码 VERILOG 小波变换
- 刘明业
- 作品数：161被引量：559H指数：12
- 供职机构：厦门大学信息科学与技术学院
- 研究主题：VHDL 硬件描述语言 VHDL语言 嵌入式系统 工艺映射
- 杨银堂
- 作品数：1,623被引量：1,654H指数：16
- 供职机构：西安电子科技大学
- 研究主题：硅 片上网络 电路 CMOS 低功耗
- 高勇
- 作品数：261被引量：753H指数：13
- 供职机构：西安工业大学
- 研究主题：SIGE 功率二极管 门极换流晶闸管 IGBT 储氢材料
