您的位置： 专家智库 > >

卜海祥

作品数：4 被引量：5H指数：2
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文基金：国家高技术研究发展计划国家自然科学基金上海市“科技创新行动计划”更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文
  • 1篇专利

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇进化
  • 2篇电路
  • 2篇阵列
  • 2篇芯片
  • 2篇芯片级
  • 2篇进化硬件
  • 2篇加速器
  • 2篇FPGA
  • 1篇电路模型
  • 1篇电路设计
  • 1篇延迟锁相环
  • 1篇硬件
  • 1篇映射
  • 1篇映射方法
  • 1篇阵列结构
  • 1篇数字锁相
  • 1篇数字锁相环
  • 1篇锁相
  • 1篇锁相环
  • 1篇系统芯片

机构

  • 4篇复旦大学
  • 1篇北京航天飞行...

作者

  • 4篇卜海祥
  • 2篇陈利光
  • 2篇来金梅
  • 1篇张火文
  • 1篇唐璞山
  • 1篇童家榕
  • 1篇段欣
  • 1篇杨华秋
  • 1篇谭聪

传媒

  • 1篇复旦学报（自...
  • 1篇计算机工程

年份

  • 1篇2011
  • 1篇2010
  • 2篇2009
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
基因算法加速器与芯片级进化研究被引量：1
2011年
为改进芯片级进化速度,提出在可进化系统芯片FDP2009-2-SOPC中嵌入基因算法加速器的思想。采用硬件随机数方法优化芯片级进化中的基因算法,通过改变嵌入式CPU中的基因操作,优化芯片级进化流程。在包含基因算法加速器的可进化系统芯片FDP2009-2-SOPC上进行流片测试,结果表明,该基因算法加速器的性能及芯片级进化速度有较大提升。
卜海祥杨华秋段欣陈利光来金梅鲍丽春
关键词：可进化硬件基因算法
一种改进的用于FPGA的快速数字锁相环电路设计被引量：2
2009年
设计了一种可以用于FPGA的数字锁相环的集成电路结构．传统的快速逼近设计方法因仅采用单层次的设计架构，会面临延迟单元数目与精度的矛盾，从而需要消耗大量的逻辑资源及面积．新设计创新性地采用多层次延迟链的结构，分粗、细、微调3级逐次进行延迟补偿．近似于采用多位数（这里相当于3位八进制）代替单一位数来代表延迟大小，与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积，仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1／10，及面积的1／2．该结构可实现20-200MHz频率范围并且设计精度可达到100ps．
谭聪卜海祥唐璞山
关键词：现场可编程门阵列延迟锁相环
基于FPGA的可进化系统的设计与研究
可进化硬件(EHW, Evolvable Hardware)是指在与外部环境相互作用时,能够自主、动态地改变其自身结构和行为的硬件电路。可进化硬件的基本特征是具有自组织、自适应、自修复的能力,在智能化通信网络、智能感知、...
卜海祥
关键词：进化硬件
文献传递
一种虚拟FPGA结构建模及其映射方法
本发明提出了一种基于n输入LUT的可进化虚拟FPGA结构模型的建模及其映射方法，它以任意n输入LUT作为电路进化的基本单元，并由这样的基本单元组成一个虚拟FPGA阵列结构；对2～5输入LUT的各种虚拟FPGA结构模型进行...
来金梅卜海祥张火文陈利光童家榕
文献传递
全选 清除 导出
共1页<1>
聚类工具0