洪亮
- 作品数：7 被引量：13H指数：2
- 供职机构：华东师范大学信息科学技术学院微电子电路与系统研究所更多>>
- 发文基金：上海市科学技术委员会资助项目“上海－应用材料研究与发展”基金上海-AM基金更多>>
- 相关领域：电子电信一般工业技术更多>>
- 一种ASK接收器中的中频对数放大器IC设计被引量：4
- 2006年
- 一种适用于ASK接收器中的双极型对数中频放大器,具有接收信号强度指示的功能(RSSI)。这种放大器实现了对数响应的分段近似,同时作为信号解调的一部分。本文介绍了RSSI特殊的具体电路及其结构。该放大器包含五级放大,每一个放大级都由一个限幅放大器和跨导单元组成。此放大器在±1dB的线性度下实现了90dB的动态范围。
- 陶永刚许永生石春琦金玮俞惠洪亮李勇赖宗声
- 关键词：对数放大器中频放大器
- 一种带封装及ESD保护电路的低噪声放大器设计被引量：1
- 2006年
- 研究了封装以及ESD保护电路对低噪声放大器的性能影响。通过详尽推导电感负反馈共发射极低噪声放大器的输入阻抗、跨导、电压增益以及噪声系数的表达式,讨论并设计了一个应用于超高频接收芯片的低噪声放大器。芯片采用低成本的0.8μm BiCMOS工艺实现,封装形式为SOIC28。经过测量,所得到的参数与讨论及仿真值很好吻合,验证了设计以及优化方法的正确性。
- 许永生陶永刚洪亮游淑珍李小进石春琦赖宗声
- 关键词：封装效应ESD保护射频集成电路低噪声放大器
- 一种新型高速低功耗BiC MOS分频器
- 2006年
- 本文设计了一种基于BiCMOS技术的分频器,结合了双极(Bipolar)和CMOS技术的优点。作为分频器的基本单元,锁存器的工作速度直接影响了分频器的性能。通过分离跟踪差分对与交叉耦合对,并减小后者的偏置电流可以提高锁存器的工作速度。同时,合并两个锁存器的跟踪差分对可以减小分频器的功耗。采用0.8μm BiCMOS模型在CadenceSPECTRE中仿真,可以得到这种新型高速低功耗分频器的工作频率上限可以达到2.4 GHz,功耗为-1.61 dBm。
- 李勇许永生赖宗声金玮陶永刚洪亮景为平
- 关键词：BICMOS
- 多端互连线网络布线时延的研究
- 2005年
- 互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。
- 俞惠许永生石春琦赖宗声陶永刚金玮洪亮
- 一种可重构的24bitΣ-Δ调制器的设计被引量：6
- 2007年
- 给出了一种仅用加法器和移位器实现的、适用于嵌入式FPGA应用的,可重构的Σ-Δ调制器设计。它能够被设置为3阶或5阶,并可支持不同字长(16-/18-/20-/24-bit)的PCM数据输入。过采样率为128时,经仿真验证在3阶和5阶的情况下最大信噪比分别可以达到110dB和150dB,精度为18bit和24bit,可以应用于CD,SACD和DVD等不同格式的音频解调中。
- 沈佳铭洪亮石春琦张润曦李小进赖宗声
- 关键词：∑-△调制器DAC过采样可重构
- 一种用于音频DAC的可重构Σ-Δ调制器的设计被引量：2
- 2007年
- 设计了一种适于嵌入式FPGA应用的可重构Σ-Δ调制器,并采用高效的流水线结构实现,它能够被设置为3阶或5阶,可支持不同字长(16-/18-/20-/24-位)PCM数据的满幅输入。通过Matlab仿真,针对16位、44.1 kHz、过采样率为128的输入信号,工作在三阶情况下的调制器可以获得超过100 dB的信噪比(SNR);而在输入为24位1、92 kHz、过采样率为32时,工作在5阶情况下的调制器的信噪比(SNR)超过了150 dB,很好地抑制了通带内的噪声。
- 沈佳铭洪亮石春琦赖宗声
- 关键词：Σ-Δ调制器D/A转换器过采样可重构
- 单片BiCMOS超高频接收机中锁相环的设计(英文)
- 2005年
- 集成电荷泵锁相环的接收芯片工作在ISM频段:290～470MHz,采用AMS 0.8μm BiCMOS工艺,npn管的特征频率为12 GHz,横向pnp的特征频率为650 MHz.锁相环中鉴频鉴相器和电荷泵的设计方案基本消除了死区.压控振荡器采用LC负阻结构,中心振荡频率为433 MHz,调谐范围为290～520MHz,频偏为100 kHz时的相位噪声约为-98 dBC/Hz.分频器采用堆叠式结构以降低功耗,PLL在5 V的工作电压下功耗仅为1.4 mA.
- 石春琦许永生俞惠金玮洪亮陶永刚赖宗声
- 关键词：接收机锁相环鉴频鉴相器电荷泵
