您的位置: 专家智库 > >

陶永刚

作品数:9 被引量:5H指数:1
供职机构:华东师范大学更多>>
发文基金:上海市科学技术委员会资助项目上海-AM基金国家自然科学基金更多>>
相关领域:电子电信一般工业技术更多>>

文献类型

  • 6篇期刊文章
  • 2篇专利
  • 1篇学位论文

领域

  • 7篇电子电信
  • 1篇一般工业技术

主题

  • 5篇放大器
  • 4篇BICMOS
  • 3篇电路
  • 3篇对数放大器
  • 3篇集成电路
  • 2篇低噪
  • 2篇低噪声
  • 2篇低噪声放大器
  • 2篇电流
  • 2篇电路设计
  • 2篇电路组成
  • 2篇锁相
  • 2篇锁相环
  • 2篇频段
  • 2篇限幅
  • 2篇芯片
  • 2篇集成电路设计
  • 2篇鉴频
  • 2篇鉴频鉴相器
  • 2篇鉴相

机构

  • 9篇华东师范大学
  • 1篇南通大学

作者

  • 9篇陶永刚
  • 8篇许永生
  • 8篇赖宗声
  • 7篇石春琦
  • 7篇金玮
  • 5篇洪亮
  • 4篇俞惠
  • 3篇李勇
  • 2篇俞惠
  • 2篇洪亮
  • 2篇李勇
  • 1篇游淑珍
  • 1篇景为平
  • 1篇李小进

传媒

  • 5篇电子器件
  • 1篇电气电子教学...

年份

  • 1篇2009
  • 6篇2006
  • 2篇2005
9 条 记 录,以下是 1-9
排序方式:
一种ASK接收器中的中频对数放大器IC设计被引量:4
2006年
一种适用于ASK接收器中的双极型对数中频放大器,具有接收信号强度指示的功能(RSSI)。这种放大器实现了对数响应的分段近似,同时作为信号解调的一部分。本文介绍了RSSI特殊的具体电路及其结构。该放大器包含五级放大,每一个放大级都由一个限幅放大器和跨导单元组成。此放大器在±1dB的线性度下实现了90dB的动态范围。
陶永刚许永生石春琦金玮俞惠洪亮李勇赖宗声
关键词:对数放大器中频放大器
BiCMOS对数放大器
一种BiCMOS对数放大器,属于集成电路设计及信号处理的技术领域。该放大器具有与已有的CMOS或Bipolar对数放大器相同的电路结构:由直流电平反馈电路、单端-差分转换电路、电流相加电路和电流-电压转换电路与五个单级限...
许永生陶永刚赖宗声石春琦金玮俞惠洪亮李勇
文献传递
双频段接收机中的BiFET低噪声放大器(英文)
2006年
设计了一种采用BiFET结构的低噪声放大器(LNA),这种结构通过BiCMOS工艺使低噪声放大电路集合了双极型晶体管的低噪声特性和CMOS晶体管的高线性度。应用优化的BiFETCascode共源共栅结构能够明显地提高低噪声放大器的性能,并且能应用于两个不同频率。本文设计的低噪声放大器在低偏置电流(1.7mA)和低功耗(5.7mW)的情况下能取得1.69dB的噪声系数、15.96dB的电压增益、-8.5dBm的IIP3和-67dB的反向隔离。设计的BiFET低噪声放大器是采用了AMS0.8μm的BiCMOS混合信号工艺,经过优化可以用于工业、室内的远程无线控制系统包括无线门禁系统。
金玮许永生石春琦陶永刚俞惠李勇赖宗声
关键词:低噪声放大器ISM频段
BiCMOS对数放大器
一种BiCMOS对数放大器,属于集成电路设计及信号处理的技术领域。该放大器具有与已有的CMOS或Bipolar对数放大器相同的电路结构:由直流电平反馈电路、单端-差分转换电路、电流相加电路和电流-电压转换电路与五个单级限...
许永生陶永刚赖宗声石春琦金玮俞惠洪亮李勇
文献传递
UHF频段无线接收BiCMOS芯片的锁相环电路实现
随着通信技术的发展,UHF频段/(290MHz-500MHz/)的ASK接收芯片目前广泛应用于家庭保安、自动化控制系统、汽车门禁系统等领域。锁相环作为该芯片中的核心部分具有非常重大的研究意义。因此,本文从应用于UHF频段...
陶永刚
关键词:锁相环频率综合器鉴频鉴相器
文献传递
一种带封装及ESD保护电路的低噪声放大器设计被引量:1
2006年
研究了封装以及ESD保护电路对低噪声放大器的性能影响。通过详尽推导电感负反馈共发射极低噪声放大器的输入阻抗、跨导、电压增益以及噪声系数的表达式,讨论并设计了一个应用于超高频接收芯片的低噪声放大器。芯片采用低成本的0.8μm BiCMOS工艺实现,封装形式为SOIC28。经过测量,所得到的参数与讨论及仿真值很好吻合,验证了设计以及优化方法的正确性。
许永生陶永刚洪亮游淑珍李小进石春琦赖宗声
关键词:封装效应ESD保护射频集成电路低噪声放大器
一种新型高速低功耗BiC MOS分频器
2006年
本文设计了一种基于BiCMOS技术的分频器,结合了双极(Bipolar)和CMOS技术的优点。作为分频器的基本单元,锁存器的工作速度直接影响了分频器的性能。通过分离跟踪差分对与交叉耦合对,并减小后者的偏置电流可以提高锁存器的工作速度。同时,合并两个锁存器的跟踪差分对可以减小分频器的功耗。采用0.8μm BiCMOS模型在CadenceSPECTRE中仿真,可以得到这种新型高速低功耗分频器的工作频率上限可以达到2.4 GHz,功耗为-1.61 dBm。
李勇许永生赖宗声金玮陶永刚洪亮景为平
关键词:BICMOS
多端互连线网络布线时延的研究
2005年
互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。
俞惠许永生石春琦赖宗声陶永刚金玮洪亮
单片BiCMOS超高频接收机中锁相环的设计(英文)
2005年
集成电荷泵锁相环的接收芯片工作在ISM频段:290~470MHz,采用AMS 0.8μm BiCMOS工艺,npn管的特征频率为12 GHz,横向pnp的特征频率为650 MHz.锁相环中鉴频鉴相器和电荷泵的设计方案基本消除了死区.压控振荡器采用LC负阻结构,中心振荡频率为433 MHz,调谐范围为290~520MHz,频偏为100 kHz时的相位噪声约为-98 dBC/Hz.分频器采用堆叠式结构以降低功耗,PLL在5 V的工作电压下功耗仅为1.4 mA.
石春琦许永生俞惠金玮洪亮陶永刚赖宗声
关键词:接收机锁相环鉴频鉴相器电荷泵
共1页<1>
聚类工具0