王子青
- 作品数：2 被引量：1H指数：1
- 供职机构：天津大学电子信息工程学院更多>>
- 发文基金：国家高技术研究发展计划国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 应用于SoC的全数字锁相环ASIC设计被引量：1
- 2011年
- 设计了一种全数字锁相环(All-Digital PLL)。该锁相环中环形数控振荡器由使能单元构成,且环形结构分为粗调和精调两部分,具有锁定范围宽、锁定精度高、功耗低的特点,且捕获范围可以根据需要进一步拓宽。本设计基于CMOS标准单元,所有子模块均采用可综合的Verilog HDL代码描述,利于不同工艺间的移植,设计周期和复杂度大大降低。该全数字锁相环可以产生不同频率的高精度时钟信号,作为IP嵌入SoC系统。
- 季轩毛陆虹王子青王峥陈力颍
- 关键词：全数字锁相环数控振荡器IP核VERILOGHDL
- 应用于SoC的全数字锁相环设计
- 本文基于SMIC 0.18μm CMOS工艺库,完成了一种全数字锁相环的设计。首先,在分析锁相环具体应用要求的基础上,确定了锁相环的主要性能参数和系统结构,并完成了子模块的电路设计。由于鉴频鉴相器和数控振荡器主要决定了锁...
- 王子青
- 关键词：全数字锁相环鉴频鉴相器数控振荡器
- 文献传递
