谢海霞
- 作品数：20 被引量：88H指数：6
- 供职机构：琼州学院电子信息工程学院更多>>
- 发文基金：海南省自然科学基金三亚市院地科技合作项目海南省教育厅高等学校科学研究项目更多>>
- 相关领域：电子电信自动化与计算机技术文化科学农业科学更多>>
- DDS的FPGA实现被引量：2
- 2008年
- 采用Dsp_Builder建立DDS模型,然后由QuartusII5.1软件识别从signal complier转换过来的VHDL项目文件,并将该项目文件下载到FPGA芯片中以实现DDS.
- 谢海霞
- 关键词：FPGADDS
- 基于FPGA的FSK调制解调器设计被引量：9
- 2014年
- 数字通信系统中的数字调制与解调技术包括幅度键控(ASK)、频移键控(FSK)和相移键控(PSK),而FSK是应用较广的一种调制与解调方式。利用VHDL语言设计了2FSK调制解调器,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了2FSK调制解调电路。仿真及实验结果表明采用此设计方案是可行的,并具有速度快、可靠性高及易于大规模集成的优点。
- 孙志雄谢海霞
- 关键词：调制解调
- 基于EDA技术的通信原理实验教学研究被引量：1
- 2010年
- 随着EDA技术的发展,其先进的设计思想及设计理念、方便灵活的VHDL编程及FPGA实现,为其它课程的实验教学研究提供了较好的辅助平台。本文根据通信原理实验教学的现状,提出了基于EDA技术的通信原理实验实施方案,体现了传统实验方法结合计算机仿真技术的优点,在实验教学中效果明显提高。
- 孙志雄谢海霞
- 关键词：EDA通信原理
- 基于EDA技术的实验教学研究被引量：2
- 2010年
- 在分析硬件实验教学过程中存在问题的基础上,提出了应用EDA技术进行实验教学的必要性,并利用QuartusⅡ5.1设计工具通过一个具体实例阐述了EDA技术设计过程和实验步骤.EDA技术的实验教学方法有利于提高学生综合设计能力.
- 谢海霞
- 关键词：EDA技术实验教学
- 基于FPGA的高速串并/并串转换器设计被引量：11
- 2014年
- 在数字通信系统的数据传输中,多数通信数据为串行方式,而大多数处理器要求数据以并行方式存储和处理,所以经常需要将串行传输的数据变换成并行传输,或者将并行传输的数据变换成串行传输,这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计,仿真及实验结果表明采用此设计方案是可行的。
- 孙志雄谢海霞
- 关键词：并串转换
- 基于ZigBee技术的无线传感器网络在海南智能农业中的应用研究
- 林元乖杨伟陈作聪吴蒋谢海霞张运波王龙郑心武
- 该课题属海南省自然科学基金项目，项目编号609008。该项目研究面向海南智能农业应用的、基于多网融合接入的异构无线传感器网络体系结构，提出了传感网+传输网的新型网络结构体系，在该基础上构建了基于无线传感器网络的农业智能监...
- 关键词：
- 关键词：无线传感器
- 可编程FIR滤波器的FPGA实现被引量：9
- 2012年
- 介绍了FIR滤波器的基本的线性相位结构及FIR滤波器的抽头系数SD算法编码。给定滤波器的数字指标,用MATLB设计抽头系数,最后用Verilog HDL语言实现了一个16阶的FIR低通滤波器并在QuartusⅡ上仿真,并对仿真结果与理论值进行比较,波形仿真结果和理论值相吻和,最后将编程数据文件下载到FPGA芯片上。对于不同性能的FIR滤波器,抽头系数是变化的,因此只要对本设计的抽头系数重新在线配置,就可以实现不同的FIR滤波器。
- 谢海霞孙志雄
- 关键词：FIR滤波器FPGAVERILOGHDL
- 基于Matlab的大规模电路回路分析法被引量：1
- 2007年
- 用Matlab分析大规模电路的模型建立方法进行了研究,编写了相应的程序用于求解大规模电路中的电流和电压。结合一个实例,说明用Matlab分析大规模电路的方法。
- 谢海霞
- 关键词：MAFLAB回路分析
- DSP技术课程教学方法研究与实践被引量：5
- 2012年
- 为了培养学生的DSP技术应用开发能力,针对DSP技术的发展概况、课程特点及其教学现状,从DSP技术课程的教学内容、理论教学、实践教学等方面对该课程教学方法进行探讨,突出实践环节,培养学生的动手能力。
- 谢海霞孙志雄
- 关键词：DSP理论教学实践教学
- 基于FPGA的CRC编解码器实现被引量：7
- 2012年
- 循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。
- 孙志雄谢海霞
- 关键词：CRC解码器FPGAVHDL
