您的位置: 专家智库 > >

“上海-应用材料研究与发展”基金(0215)

作品数:8 被引量:19H指数:4
相关作者:杨洪斌吴悦李俊红周喜明陈进军更多>>
相关机构:上海大学更多>>
发文基金:“上海-应用材料研究与发展”基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 8篇中文期刊文章

领域

  • 7篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇离散事件模拟
  • 2篇负载平衡
  • 2篇VHDL
  • 2篇并行离散事件
  • 2篇并行离散事件...
  • 2篇并行逻辑模拟
  • 1篇电路
  • 1篇动态负载平衡
  • 1篇容错
  • 1篇通讯接口
  • 1篇系统容错
  • 1篇离散事件仿真
  • 1篇离散事件系统
  • 1篇逻辑进程
  • 1篇面向对象
  • 1篇面向对象设计
  • 1篇接口
  • 1篇集成电路
  • 1篇翻译器
  • 1篇仿真

机构

  • 8篇上海大学

作者

  • 7篇吴悦
  • 7篇杨洪斌
  • 3篇李俊红
  • 2篇周喜明
  • 1篇孔健
  • 1篇王岩
  • 1篇陈进军
  • 1篇韦慧
  • 1篇安健

传媒

  • 4篇计算机工程与...
  • 2篇计算机应用研...
  • 1篇计算机工程
  • 1篇微电子学与计...

年份

  • 1篇2007
  • 2篇2006
  • 3篇2005
  • 2篇2004
8 条 记 录,以下是 1-8
排序方式:
时间偏差算法中通讯接口的研究及实现被引量:4
2005年
时间偏差算法是一种实现并行离散事件模拟的协议,其目的在于利用并行平台并发地执行大规模离散事件的模拟,以缩短仿真时间。为保证结果的正确性,并行模拟必须解决同步问题。时间偏差算法利用虚拟时间来同步各模拟部分之间的执行,通讯接口是利用虚拟时间及回退策略实现同步的部分。对该部分进行了深入的研究,提出了一种优化的实现方案,并对其性能进行了分析。
李俊红杨洪斌吴悦
关键词:并行逻辑模拟逻辑进程通讯接口
基于时间偏差的并行逻辑模拟的动态负载平衡被引量:5
2005年
随着大规模集成电路的复杂性日益增加,逻辑模拟开始采用并行离散事件模拟技术。在现有的基于时间偏差协议的并行逻辑模拟系统的基础上,提出了一个动态负载平衡模型,模型能够针对模拟时的负载变化,进行以一组模拟对象为单位的迁移以实现负载平衡。提出模拟推进度的概念,作为对并行逻辑模拟过程中的负载进行准确的衡量标准。
陈进军吴悦杨洪斌
关键词:并行逻辑模拟动态负载平衡
面向对象的离散事件仿真核的设计和实现被引量:1
2004年
用面向对象的方法设计了一个离散事件仿真核。该仿真核独立于具体的应用,并提供编程的接口,用户只需重新定义这些编程接口即可对各种离散事件系统进行仿真,从而显著地降低了建立仿真系统的复杂性。该仿真核用C++语言实现。文中给出了一个仿真实例。
周喜明吴悦杨洪斌
关键词:面向对象设计离散事件系统
VHDL逻辑级模拟系统中模拟模块的设计和实现被引量:5
2004年
介绍了VHDL逻辑级模拟系统中模拟模块的设计和实现。模拟模块引入一种改进后的事件驱动模拟算法,该事件驱动模拟算法采用时间列表和信号列表双重检索的组织结构,能够显著减少检索事件的时间,并在计算元件负载和模拟周期推进等方面进行了优化。实验结果表明,模拟系统能正确、高效地对VHDL电路模型进行模拟。
周喜明吴悦杨洪斌孔健
关键词:集成电路VHDL
基于乐观策略的并行离散事件模拟研究被引量:2
2006年
并行离散事件模拟(PDES)又称分布式模拟[1],通过将一个离散事件模拟程序在多个处理器上并行执行来提高模拟性能。乐观策略在解决并行模拟中各模拟部分之间的同步关系时具有较好的性能。介绍了基于乐观策略的并行离散事件模拟的原理,讨论了存在的问题,并给出相应的解决方法。
李俊红杨洪斌吴悦
关键词:并行离散事件模拟
并行离散事件模拟系统容错功能设计被引量:1
2006年
基于时间偏差的并行离散事件模拟是提高模拟速度的有效手段,其通用系统实现结构是分布式逻辑进程模拟结构。提出了在并行离散事件模拟系统中实现容错功能的基本框架,并针对系统本身特点对容错框架各个方面的实现方案给予描述。
王岩吴悦杨洪斌
关键词:并行离散事件模拟TIMEWARP容错
Verilog到VHDL翻译器的设计与实现被引量:4
2005年
描述了一个Verilog到VHDL翻译器Verilog2VHDL的设计与实现。首先将Verilog模块转换为中间格式,然后按照预定义的翻译规则,生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog2VHDL,使得在Verilog-VHDL混合设计环境中重用Verilog设计成为可能。
安健吴悦杨洪斌李俊红
关键词:VERILOGVHDL翻译器
基于时间偏差协议的动态负载平衡技术
2007年
对并行VHDL模拟的特殊性进行分析后,建立了一个并行VHDL模拟的动态负载平衡模型。在此模型中,提出动态调节最佳并行规模的动态负载平衡方法来解决系统资源紧张的问题,采用一种新的模拟中负载的度量方法——模拟推进度。此模型还包括基于标准偏差和最小通信变化量的动态负载平衡算法和一个运行中的负载迁移机制。最后对该模型进行可行性分析。
韦慧吴悦杨洪斌
关键词:负载平衡
共1页<1>
聚类工具0