黄仕林
- 作品数：15 被引量：9H指数：2
- 供职机构：广西科技大学更多>>
- 发文基金：广西省自然科学基金广西教育厅科研项目更多>>
- 相关领域：自动化与计算机技术更多>>
- 寻址功能与存储单元一体化存储控制器
- 一种寻址功能与存储单元一体化存储控制器，包括命令寄存及地址暂存控制模块、存储单元、组合逻辑电路模块、脉冲分配器、数据传输控制模块和地址通道控制模块；该存储控制器应用FPGA设计硬连接控制电路，不但具有普通存储器的访问功能...
- 李克俭蔡启仲余玲潘绍明周曙光黄仕林孙培燕
- 文献传递
- 寻址与存储一体化两读出一写入存储控制器
- 一种寻址与存储一体化两读出一写入存储控制器，包括两读出一写入存储单元、命令寄存及地址暂存控制模块、组合逻辑电路模块、脉冲分配器_1、数据传输控制模块、地址通道控制模块_1、命令寄存控制模块、脉冲分配器_2、数据传输与读仲...
- 蔡启仲余玲李克俭潘绍明李静黄仕林孙培燕
- 文献传递
- 寻址与存储单元一体化双端口存储控制器
- 寻址与存储单元一体化双端口存储控制器，包括双端口RAM存储单元，两个独立读写端口的控制器，每个读写端口控制器包括命令寄存及地址暂存控制模块，组合逻辑电路模块，脉冲分配器，数据传输控制模块，地址通道控制模块，读写仲裁电路模...
- 蔡启仲潘绍明李克俭孙培燕黄仕林李刚陆伟男
- 文献传递
- 寻址与存储单元一体化双端口存储控制器
- 寻址与存储单元一体化双端口存储控制器，包括双端口RAM存储单元，两个独立读写端口的控制器，每个读写端口控制器包括命令寄存及地址暂存控制模块，组合逻辑电路模块，脉冲分配器，数据传输控制模块，地址通道控制模块，读写仲裁电路模...
- 蔡启仲潘绍明李克俭孙培燕黄仕林李刚陆伟男
- 文献传递
- 基于FPGA的PLC动态并行执行的定时和计数控制模块设计
- 定时器、计数器和高速计数器是PLC用户程序设计中常用的软元件,本课题运用FPGA并行执行的特点,针对ARM+FPGA架构的PLC系统,分析PLC对定时器、计数器和高速计数器的功能需求,设计了可以动态并行执行的定时和计数控...
- 黄仕林
- 关键词：FPGAPLC计数高速计数
- 文献传递
- 寻址与存储单元一体化双端口存储控制器
- 寻址与存储单元一体化双端口存储控制器，包括双端口RAM存储单元，两个独立读写端口的控制器，每个读写端口控制器包括命令寄存及地址暂存控制模块，组合逻辑电路模块，脉冲分配器，数据传输控制模块，地址通道控制模块，读写仲裁电路模...
- 蔡启仲潘绍明李克俭孙培燕黄仕林李刚陆伟男
- 文献传递
- FPGA数据总线宽度不相等的双口RAM的设计被引量：7
- 2014年
- 目前双口RAM两个端口的数据总线宽度相等,而实际应用中,存在着双口RAM两个端口连接的系统的数据总线宽度不相等的问题,为此提出两个端口数据总线宽度不同的双口RAM的FPGA设计方法,双口RAM内部存储器的个数根据2个数据总线宽度比进行设计,在数据总线宽度小的端口设计逻辑控制电路,满足该端口分时进行的读写操作;根据这种双口RAM的读写操作特点,两个端口同时对某一存储单元进行读写操作时,设计存储单元数据总线宽度小的端口具有读写优先权的仲裁机制。对应用Verilog HDL设计的这种双口RAM进行了综合仿真测试,结果表明该双口RAM读写操作正确,具有可行性和实用性。
- 孙培燕李克俭蔡启仲黄仕林李刚
- 关键词：仲裁
- 多浮点操作数加/减、乘、除运算控制器
- 一种多浮点操作数加/减、乘、除运算控制器，包括命令字及操作数写时序控制模块、操作数存储器、操作数读时序控制模块、操作数配置及运算控制模块；该控制器应用FPGA设计硬连接控制电路，内部产生写时序脉冲控制指令的命令字和浮点操...
- 李克俭蔡启仲黄仕林任杰王鸣桃
- 文献传递
- 寻址与存储一体化两读出一写入存储控制器
- 一种寻址与存储一体化两读出一写入存储控制器，包括两读出一写入存储单元、命令寄存及地址暂存控制模块、组合逻辑电路模块、脉冲分配器_1、数据传输控制模块、地址通道控制模块_1、命令寄存控制模块、脉冲分配器_2、数据传输与读仲...
- 蔡启仲余玲李克俭潘绍明李静黄仕林孙培燕
- 文献传递
- 寻址功能与存储单元一体化存储控制器
- 一种寻址功能与存储单元一体化存储控制器，包括命令寄存及地址暂存控制模块、存储单元、组合逻辑电路模块、脉冲分配器、数据传输控制模块和地址通道控制模块；该存储控制器应用FPGA设计硬连接控制电路，不但具有普通存储器的访问功能...
- 李克俭蔡启仲余玲潘绍明周曙光黄仕林孙培燕
- 文献传递
