数值优化为功率半导体模块实现低感与均流设计提供了灵活有效的新途径,但同时也对模块整体与分布电感的评估效率提出了更高要求。为了适应寻优计算需求,基于部分元等效电路(partial element equivalent circuit,PEEC)理论,提出一种基于多端口网络模型的功率模块布局电感快速提取方法。该方法通过构建与芯片导通状态无关的多端口网络模型,从而将模块整体和分布电感的提取问题由多次大规模PEEC求解转化为单次预处理分解加端口网络求解。此外,为减少微元数量,针对模块线路的平面注入结构,对键合线、金属层直行区和注入区使用分区域离散策略。算例分析和实验验证表明,所提方法计算误差小于5%,满足工程应用需求,计算时间相比ANSYSQ3D软件减少85%以上,适合用于功率模块的快速寻优设计。
SiC MOSFET凭借着低开关损耗、高工作频率与高工作温度点等优点,逐渐在高效率、高功率密度与高温的应用场合取代传统的硅功率器件。然而,在高速开关中带来的栅极串扰现象严重制约SiC器件的开关速度。传统的串扰抑制方法重点关注由栅极–漏极寄生电容引入的干扰电压,往往通过减小驱动回路阻抗的方式来降低串扰电压。该文基于SiC MOSFET器件的开关模态,提出考虑共源电感的分段线性化串扰电压模型。该模型基于器件数据手册及双脉冲实验提取的参数,考虑栅极–漏极电容、共源电感、体二极管反向恢复等非理想因素的影响。对比不同电压点、电流点与电阻值下实验与模型的输出结果。该模型表明,串扰电压是由器件栅极–漏极电容、共源电感与驱动回路阻抗共同作用的结果。单一降低驱动回路阻抗的方式对串扰电压的抑制效果有限。基于提出的模型,该文给出串扰电压抑制的指导方法,可直接用于SiC MOSFET驱动电路的设计。
