您的位置: 专家智库 > >

李世超

作品数:3 被引量:4H指数:1
供职机构:兰州交通大学电子与信息工程学院更多>>
发文基金:甘肃省自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 3篇硬件
  • 3篇硬件描述语言
  • 3篇阵列
  • 3篇现场可编程
  • 3篇现场可编程门...
  • 3篇门阵列
  • 3篇描述语言
  • 3篇可编程门阵列
  • 3篇基于FPGA
  • 1篇帧同步
  • 1篇扰码
  • 1篇交织器
  • 1篇发生器
  • 1篇TD-SCD...
  • 1篇WCDMA
  • 1篇插入式

机构

  • 3篇兰州交通大学

作者

  • 3篇李世超
  • 2篇王喆

传媒

  • 3篇数据通信

年份

  • 1篇2012
  • 1篇2011
  • 1篇2010
3 条 记 录,以下是 1-3
排序方式:
基于FPGA的集中插入式巴克码帧同步的实现被引量:4
2010年
介绍了帧同步的原理和巴克码的特点,以及集中插入式帧同步法的流程;在modelsim6.1g与QuartusⅡ7.2软件平台上,用verilog语言实现了13位巴克码集中插入式的搜索电路,对其进行了编译、功能仿真和时序仿真。并配置到可编程逻辑器件EP1K30TC144-3进行了验证。测试结果表明了本设计的正确性与有效性。
李世超
关键词:帧同步现场可编程门阵列硬件描述语言
一种基于FPGA的WCDMA下行扰码发生器的设计与实现
2012年
基于WCDMA系统的扰码的特点提出一种WCDMA下行扰码发生器的设计方案。在QuartusⅡ8.0软件平台上,用Verilog语言进行了实现,并对其进行了编译、功能仿真和时序仿真。用QuartusⅡ8.0软件生成R TL门级电路,将实际生成电路与理论设计电路进行比较,并配置到可编程逻辑器件EP1K30TC144-3进行验证,测试结果表明该设计的正确性与有效性。
李世超王喆
关键词:WCDMA扰码现场可编程门阵列硬件描述语言
一种基于FPGA的TD-SCDMA块矩形交织器的设计与实现
2011年
基于TD-SCDMA系统的特点和交织原理提出一种交织器电路的设计思路,进行了相关数据的分析,在QuartusⅡ8.0软件平台上,用verilog语言进行了实现,并对其进行了编译、功能仿真和时序仿真。用QuartusⅡ8.0软件生成RTL门级电路,将实际生成电路与理论设计电路进行比较,并配置到可编程逻辑器件EP1K30TC144-3进行验证,测试结果表明本设计的正确性与有效性。
王喆李世超
关键词:TD-SCDMA现场可编程门阵列硬件描述语言
共1页<1>
聚类工具0