您的位置： 专家智库 > >

王志远

作品数：1 被引量：3H指数：1
供职机构：中国科学院计算技术研究所更多>>
发文基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇自动化与计算...

主题

  • 1篇动态电路
  • 1篇加法器

机构

  • 1篇中国科学院

作者

  • 1篇高茁
  • 1篇王志远

传媒

  • 1篇微电子学与计...

年份

  • 1篇2008
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
一种静态电路兼容的4GHz64位动态加法器设计被引量：3
2008年
设计了一个与静态电路兼容的64位动态加法器,采用嵌入逻辑的动态触发器,以及多相位时钟技术,实现了与上、下级静态电路的接口.在加法器内部采用稀疏先行进位策略平衡逻辑路径长度以降低内部负载,提高性能.在STMicro90nmCMOS工艺下,该加法器可工作在4GHz时钟下,功耗45.9mW.
王志远高茁
关键词：加法器动态电路
全选 清除 导出
共1页<1>
聚类工具0