徐秀敏
- 作品数：25 被引量：23H指数：3
- 供职机构：合肥工业大学更多>>
- 发文基金：国家自然科学基金安徽省自然科学基金安徽省科技攻关计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种蝶形触发器物理不可克隆函数的可靠性提升方法
- 本发明提供一种蝶形触发器物理不可克隆函数的可靠性提升方法，包括如下步骤：初始化步骤：利用预设的约束文件定义物理不可克隆函数生成单元在FPGA上的位置，在FPGA上实现物理不可克隆函数生成单元，产生初始响应序列；物理不可克...
- 梁华国徐秀敏王浩宇蒋翠云黄正峰易茂祥
- 文献传递
- 一种无线片上网络中无线节点的拥塞判别模块及其方法
- 本发明公开了一种无线片上网络中无线节点的拥塞判别模块及其方法，其特征是：拥塞判别模块CJU与每个子网的无线路由器中的无线接口互连，拥塞判别模块CJU包括：读写单元RWU、拥塞信息表、算法单元AU、信号产生单元SGU和译码...
- 欧阳一鸣李哲黄正峰梁华国易茂祥徐秀敏
- 文献传递
- 基于环形振荡器结构真随机数发生器的随机数提取方法
- 本发明提供一种基于环形振荡器结构真随机数发生器的随机数提取方法，通过FPGA内部的低延迟进位链资源实现了高效的随机性提取效率，与已有的方法相比，很大地提高了随机数产生的速度。本发明提出的真随机数发生器设计，对于温度、电压...
- 梁华国马高亮周凯黄正峰易茂祥徐秀敏鲁迎春倪天明
- 文献传递
- 基于改进CAF-WAS的绑定前硅通孔测试
- 2017年
- 硅通孔TSV发生开路故障和泄漏故障会降低三维集成电路的可靠性和良率,因此对绑定前的TSV测试尤为重要。现有CAF-WAS测试方法对泄漏故障的测试优于其他方法(环形振荡器等),缺点是该方法不能测试开路故障。伪泄漏路径思想的提出,解决了现有CAF-WAS方法不能对开路故障进行测试的问题。另外,重新设计了等待时间产生电路,降低了测试时间开销。HSPICE仿真结果显示,该方法能准确预测开路和泄漏故障的范围,测试时间开销仅为现有同类方法的25%。
- 卞景昌梁华国聂牧倪天明徐秀敏黄正峰
- 关键词：三维集成电路自测试开路故障
- 基于FPGA的环形振荡器物理不可克隆函数的可靠性检测方法
- 本发明公开了一种基于FPGA的环形振荡器物理不可克隆函数的可靠性检测方法，包括：1、利用环形振荡器物理不可克隆函数的约束文件定义其在FPGA上的位置，并仅用周围逻辑单元；2、利用汉明距离衡量所述环形振荡器物理不可克隆函数...
- 梁华国李伟迪徐秀敏蒋翠云黄正峰易茂祥
- 文献传递
- 一种基于FPGA的微处理器软错误敏感性分析方法被引量：6
- 2017年
- 为了自动快速地分析微处理器对软错误的敏感性,该文提出一种基于FPGA故障注入的软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器,并充分利用FPGA的并行性,把故障注入控制、故障分类、故障列表等模块均在硬件上实现,自动快速地完成全部存储位的故障注入。以PIC16F54微处理器为实验对象,基于不同负载分别注入约30万个软错误用以分析微处理器软错误敏感性,并对敏感性较高的单元加固后再次进行分析,验证该方法的有效性。实验数据表明,使用该方法进行故障注入及敏感性分析所需的时间比软件仿真方法提高了4个数量级。
- 梁华国孙红云孙骏黄正峰徐秀敏易茂祥欧阳一鸣鲁迎春闫爱斌
- 关键词：FPGA单粒子翻转软错误
- 基于环形振荡器的物理不可克隆函数的可靠性提升方法
- 本发明提供一种基于环形振荡器的物理不可克隆函数的可靠性提升方法，是用查找表(LUT)实现环形振荡器(RO)的逻辑门，通过配置构成环形振荡器(RO)的LUT的端口来实现PUF可靠性的快速提升，极大地提高了其在安全应用方面的...
- 梁华国周凯马高亮黄正峰鲁迎春徐秀敏易茂祥倪天明
- 文献传递
- 一种基于异构双模冗余的抗辐射加固锁存器
- 本发明涉及一种基于异构双模冗余的抗辐射加固锁存器，包括第一存储单元、传输单元、第二存储单元和C单元；所述第一存储单元、传输单元、第二存储单元的信号输入端均接输入信号D，所述第一存储单元的信号输出端与C单元的第一信号输入端...
- 黄正峰姚慧杰凤志成梁华国易茂祥欧阳一鸣鲁迎春徐秀敏
- 文献传递
- 基于硅通孔绑定后三维芯片测试调度优化方案被引量：2
- 2017年
- 三维芯片(3D-SIC)通过硅通孔TSV技术实现电路的垂直互连,有效提高了系统集成度和整体性能。由于三维芯片测试中,用于测试的引脚数和TSV数目以及测试时功耗的限制都对测试时间有很大的影响,拟提出一种装箱问题思想的测试方案,针对每层只有一个晶片的"单塔"结构和每层有多个晶片的"多塔"结构进行测试调度优化。该优化方案在控制测试引脚数、测试TSV数目与测试功耗的同时,能有效缩短测试时间。实验结果表明,与同类方案相比,在多种限制条件和不同结构中,都有着显著的优化结果。其中"单塔"最高优化45.28%的测试时间,"多塔"最高优化了27.78%的测试时间。
- 聂牧梁华国卞景昌倪天明徐秀敏黄正峰
- 关键词：装箱问题测试调度
- 一种基于FPGA的Latch结构真随机数发生器被引量：4
- 2018年
- 提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效提升了数据产生速率。实验结果表明,该真随机数发生器对于温度(20℃～80℃)和电压(0.9～1.1V)的变化具有较高的鲁棒性,所产生的真随机数均能通过NIST随机性测试。在正常工作条件下,随机数产生速率为14.2Mbit/s。
- 王浩宇梁华国徐秀敏蒋翠云易茂祥黄正峰
- 关键词：真随机数发生器锁存器FPGA亚稳态
