2025年3月28日
星期五
|
欢迎来到佛山市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
李飞雄
作品数:
3
被引量:5
H指数:1
供职机构:
西安邮电大学
更多>>
发文基金:
陕西省“13115”科技创新工程重大科技专项
更多>>
相关领域:
电子电信
更多>>
合作作者
蒋林
西安邮电大学电子工程学院
佟星元
西安邮电大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
专利
1篇
期刊文章
领域
1篇
电子电信
主题
2篇
地址译码
2篇
电路
2篇
译码
2篇
译码电路
2篇
数据传输
1篇
前缀
1篇
流水线
1篇
基本电路
1篇
高速数据
1篇
摆幅
1篇
布什
1篇
乘法器
1篇
乘法器设计
1篇
BOOTH
机构
3篇
西安邮电大学
作者
3篇
蒋林
3篇
李飞雄
2篇
佟星元
传媒
1篇
电子科技
年份
1篇
2016
2篇
2013
共
3
条 记 录,以下是 1-3
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种结构新颖的流水线Booth乘法器设计
被引量:5
2013年
在对传统Booth乘法器研究的基础上,介绍了一种结构新颖的流水线型布什(Booth)乘法器。使用基-4 Booth编码、华莱士树(Wallace Tree)压缩结构、64位Kogge-Stone前缀加法器实现,并在分段实现的64位Kogge-Stone前缀加法器中插入4级流水线寄存器,实现32 t×32 bit无符号和有符号数快速乘法。用硬件描述语言设计该乘法器,使用现场可编程门阵列(Field Programmable Gate Array,FPGA)进行验证,并采用SMIC 0.18μm CMOS标准单元工艺对该乘法器进行综合。综合结果表明,电路的关键路径延时为3.6 ns,芯片面积<0.134 mm2,功耗<32.69 mW。
李飞雄
蒋林
关键词:
乘法器
流水线
一种基于数据传输的高速译码电路
本发明公开了一种基于数据传输的高速译码电路,主要解决现有译码器电路复杂的问题。其基本电路由16个MOS晶体管构成,S<1>与Sv<1>、S<0>与Sv<0>为两位互补的高低...
佟星元
蒋林
李飞雄
文献传递
一种基于数据传输的高速译码电路
本发明公开了一种基于数据传输的高速译码电路,主要解决现有译码器电路复杂的问题。其基本电路由16个MOS晶体管构成,S<1>与Sv<1>、S<0>与Sv<0>为两位互补的高低...
佟星元
蒋林
李飞雄
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张