2025年1月14日
星期二
|
欢迎来到佛山市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
杨向峰
作品数:
2
被引量:0
H指数:0
供职机构:
江南大学物联网工程学院
更多>>
发文基金:
国家重点实验室开放基金
更多>>
相关领域:
电子电信
更多>>
合作作者
陶建中
江南大学信息工程学院
张惠国
江南大学物联网工程学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
2篇
DSP
2篇
CACHE
1篇
电路
1篇
译码电路
1篇
放大器
1篇
存储器
1篇
存储器设计
机构
2篇
江南大学
1篇
中国电子科技...
1篇
中国电子科技...
作者
2篇
陶建中
2篇
杨向峰
1篇
张惠国
传媒
1篇
微计算机信息
1篇
电子与封装
年份
2篇
2008
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
32位DSP两级cache的结构设计
2008年
采用自顶向下的流程设计了一款32位DSP的cache。该cache采用两级结构,第一级采用哈佛结构,第二级采用普林斯顿结构。本文详细论述了该cache的结构设计及采用的算法。
杨向峰
张惠国
陶建中
关键词:
CACHE
DSP
一种32位DSP cache存储器设计
2008年
在一种DSP指令cache的设计中,采用全定制的设计方法,利用0.25μm的CMOS库设计了cache存储器。利用逻辑努力和分支努力的概念优化设计了译码电路,一方面保证了译码器的速度,另一方面减小系统的功耗。并且根据正反馈原理设计了一种差分灵敏放大器,有效地减小了存储器的功耗。电路工作在100MHz的时钟频率下,读写周期的平均动态功耗为25mW。
杨向峰
陶建中
关键词:
DSP
CACHE
译码电路
放大器
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张