您的位置: 专家智库 > >

彭忠献

作品数:2 被引量:2H指数:1
供职机构:陕西微电子学研究所更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 2篇VLSI
  • 2篇MOSFET
  • 1篇离子刻蚀
  • 1篇刻蚀
  • 1篇工艺优化研究
  • 1篇反应离子
  • 1篇反应离子刻蚀
  • 1篇LDD

机构

  • 2篇陕西微电子学...
  • 1篇江苏自动化研...

作者

  • 2篇李荫波
  • 2篇王方
  • 2篇彭忠献
  • 1篇徐大林
  • 1篇徐大林
  • 1篇黄敞

传媒

  • 1篇Journa...
  • 1篇固体电子学研...

年份

  • 2篇1990
2 条 记 录,以下是 1-2
排序方式:
反应离子刻蚀用于实现VLSI的多晶侧壁LDD MOSFET工艺优化研究
1990年
本文提出了采用多晶侧壁(PSSWS:Poly-Silicon Side-Wall Spacer)实现LDD MOSFET.研究了反应离子刻蚀(RIE)多晶硅的速率、各向异性性,对SiO_2、负胶的选择比,以及刻蚀的均匀性、过腐蚀度、负载效应等与刻蚀条件(包括气体、气体组分、流量、压力、射频功率、温度等)的关系.在此基础上,结合LDD MOSFET对侧壁宽度、可控性及重复性的要求,对反应离子刻蚀法实现PSSWS-LDD进行优化,获得了优化工艺条件.
徐大林王方李荫波彭忠献黄敞
关键词:离子刻蚀VLSILDDMOSFET
应用于VLSI的PSSWS-LDD MOSFET优化工艺研究被引量:2
1990年
提出实现VLSI的PSSWS(Poly Silicon Side Wall Spacer)—LDD(Lightly DopedDrain)结构,研究了它的形成工艺,获得多晶侧壁形成的优化工艺条件,制作出亚微米有效沟道长度的LDD NMOSFET。在器件性能研究和计算机模拟的基础上,得到PSSWS—LDDMOSFET的优化工艺实现条件;此条件下实现的有效沟道长为0.8μm的PSSWS—LDDNMOSFET,源漏击穿电压达20V,常规器件的小于16V;衬底电流较常规器件的减小约二个数量级。利用此优化条件,研制出高性能的1μm沟道长度的CMOS CD4007电路,2μm沟道长的21级CMOS环振,LSI CMOS 2.5μm沟道长度的门阵列电路GA 300 5SD。结果表明:PSSWS—LDD MOSFET性能衰退小,速度快,可靠性高,适用于VLSI的制造。
徐大林王方李荫波彭忠献黄敬
关键词:VLSIMOSFET
共1页<1>
聚类工具0