刘战涛
- 作品数：6 被引量：1H指数：1
- 供职机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 时钟树优化方法研究
- 时钟树综合是芯片后端设计中的一个重要环节，随着工艺尺寸的不断减小，时钟树综合也给后端设计提出了很多新的问题。特别是进入65nm及后的40nm工艺下，时序收敛更加成为后端设计的主要瓶颈了，引起了很多后端设计的关注。本文主要...
- 刘战涛赵振宇张民选杨朱黎张国强
- 关键词：芯片后端设计时钟树综合
- 文献传递
- 40nm工艺互连线延时优化研究
- 随着集成电路设计进入40nm工艺,设计规模不断增大,互连线延时已经成为阻碍时序收敛的关键因素之一。首先本文利用Elmore延时模型分析了互连线延时的决定因素,接着使用Cadence公司的EDI工具研究了缓冲器类型、缓冲器...
- 张国强赵振宇张民选王思威刘战涛
- 关键词：互连线缓冲器
- 文献传递
- 一种40hm工艺32相位时钟发生器的设计与实现
- 随着微处理器规模和性能的飞速发展，单芯片内时钟发生器数目也相应地增加，从而导致芯片面积增大，所以芯片的成本开销越来越受到广泛关注。基于以上问题，本文提出了一种在40nm CMOS工艺条件下实现的32相位时钟发生器电路，在...
- 杨朱黎赵振宇张民选刘战涛王思威
- 关键词：集成电路时钟发生器倍频电路分频电路
- 文献传递
- 时钟树优化方法研究
- 时钟树综合是芯片后端设计中的一个重要环节。随着工艺尺寸的不断减小,时钟树综合也给后端设计提出了很多新的问题。特别是进入65nm及后的40nm工艺下,时序收敛更加成为后端设计的主要瓶颈了,引起了很多后端设计的关注。本文主要...
- 刘战涛赵振宇张民选杨朱黎张国强
- 关键词：时钟树综合时钟偏斜
- 文献传递
- 一种40nm工艺32相位时钟发生器的设计与实现
- 随着微处理器规模和性能的飞速发展,单芯片内时钟发生器数目也相应地增加,从而导致芯片面积增大,所以芯片的成本开销越来越受到广泛关注。基于以上问题,本文提出了一种在40nm CMOS工艺条件下实现的32相位时钟发生器电路。在...
- 杨朱黎赵振宇张民选刘战涛王思威
- 关键词：时钟发生器延迟锁相环
- 文献传递
- 增量式互连线延时优化方法的研究与应用
- 在集成电路设计工艺尺寸进入深亚微米后，互连线延时超过了单元延时成为芯片设计延时的主要部分。因此，如何对互连线延时进行优化已经成为集成电路设计中必须考虑和解决的问题。 本文针对不同的互连线延时问题给出了相应的增量式互连线延...
- 刘战涛
