黄春蕾
- 作品数：5 被引量：10H指数：1
- 供职机构：宁波大学更多>>
- 发文基金：国家自然科学基金国家教育部博士点基金宁波市自然科学基金更多>>
- 相关领域：电子电信更多>>
- 三输入高性能AND/XOR复合门电路设计被引量：1
- 2015年
- 针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善.
- 黄春蕾王伦耀梁浩夏银水
- 关键词：功耗延迟积
- 一种晶体管级低功耗CMOS AND/XOR门电路
- 本发明公开了一种晶体管级低功耗CMOS AND/XOR门电路，特点是利用两个桥式结构，结合静态CMOS结构电路的优点，由第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管构成的PMOS桥式一结...
- 夏银水梁浩阳媛王伦耀黄春蕾
- 文献传递
- 低功耗复合逻辑门设计
- 随着半导体工艺进入深亚微米阶段以及CMOS集成电路技术的发展，集成电路的工作频率和集成度不断提高，功耗问题日益演变成超大规模电路设计的瓶颈。在集成电路设计中，复杂的逻辑功能可以通过调用逻辑门来实现。但研究发现，如将多个基...
- 黄春蕾
- 关键词：集成电路电路设计测量方法
- 低功耗三输入AND/XOR门的设计被引量：10
- 2015年
- 三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在55nm CMOS工艺下,对所设计电路进行原理图和版图设计;然后对版图进行寄生参数提取,并在不同工艺角下与基于典型级联结构的电路进行后仿真分析和比较.实验结果表明,在典型工艺角下,所提出的电路的面积、功耗和功耗延迟积的改进最高分别达到18.79%,26.67%与31.25%.
- 梁浩夏银水钱利波黄春蕾
- 关键词：低功耗功耗延迟积
- 一种晶体管级低功耗CMOS AND/XOR门电路
- 本发明公开了一种晶体管级低功耗CMOS AND/XOR门电路，特点是利用两个桥式结构，结合静态CMOS结构电路的优点，由第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管构成的PMOS桥式一结...
- 夏银水梁浩阳媛王伦耀黄春蕾
