您的位置: 专家智库 > >

唐中

作品数:7 被引量:6H指数:1
供职机构:浙江大学更多>>
相关领域:自动化与计算机技术电子电信农业科学更多>>

合作作者

文献类型

  • 4篇专利
  • 2篇学位论文
  • 1篇期刊文章

领域

  • 3篇自动化与计算...
  • 2篇电子电信
  • 1篇农业科学

主题

  • 4篇电路
  • 2篇电压
  • 2篇延迟锁相环
  • 2篇锁相
  • 2篇锁相环
  • 2篇倍频
  • 1篇低电平
  • 1篇低电压
  • 1篇低功耗
  • 1篇电荷泵
  • 1篇电机
  • 1篇电平
  • 1篇读出电路
  • 1篇信号
  • 1篇展宽
  • 1篇伸缩臂
  • 1篇生理研究
  • 1篇时钟
  • 1篇时钟抖动
  • 1篇数字电路

机构

  • 7篇浙江大学
  • 1篇清华大学
  • 1篇中国科学院

作者

  • 7篇唐中
  • 3篇虞小鹏

传媒

  • 1篇微电子学与计...

年份

  • 1篇2024
  • 1篇2023
  • 2篇2022
  • 1篇2020
  • 1篇2014
  • 1篇1900
7 条 记 录,以下是 1-7
排序方式:
高性能低成本CMOS温度传感器研究
CMOS温度传感器因其体积小、易于集成、成本低,而且可直接输出数字信号等优点,广泛用于各类片上系统、工业物联网以及无线传感网络等应用场景。然而不同的具体应用场景对CMOS温度传感器的设计也提出了相应的挑战。如片上系统里的...
唐中
一种用于温度传感器的电压-脉宽转换电路及温度传感器
本发明公开了一种用于温度传感器的电压‑脉宽转换电路及温度传感器。本发明在温度传感器中提出了一种新型转换方案即电压‑脉宽转换方案来改变电压读出架构,该温度传感器前端可以生成与绝对温度成正比的电压V<Sub>PTAT</Su...
秦楚云唐中黄臻妍虞小鹏
一种基于脉冲展宽的时间数字转换器
本发明公开了一种基于脉冲展宽的时间数字转换器。本发明提出的时间数字转换器结构结合了倍频延迟锁相环、脉冲展宽电路以及校准电路,保证高分辨率的同时能有效增大了时间数字转换器的量程,并且能够减少PVT的影响。其中的校准电路结构...
诸荣臻唐中虞小鹏
一种基于嵌入式CCIA和混合型DSM的读出电路
本发明公开了一种基于嵌入式CCIA和混合型DSM的读出电路。该读出电路包括嵌入式CCIA和混合型DSM,嵌入式CCIA嵌于混合型DSM的环路中,将嵌入式CCIA的虚地点作为输入差分信号和反馈差分信号的求和节点。混合型DS...
张辉柱唐中虞小鹏
几种赤潮甲藻和硅藻硝酸还原酶活力的比较生态生理研究
唐中
关键词:赤潮
一种饮水机自动换水器
本实用新型公开了一种自动换水器,包括底座、滚轮、伸缩支架、小型电机、控制面板、伸缩臂,以及装水装置。其中装水装置采用大小铁环相连,可实现360度翻转,用于固定桶装水的大铁环又两个半圆杆通过螺栓相连,可利用电机可实现上下移...
唐中
文献传递
一种低功耗倍频延迟锁相环设计被引量:1
2022年
多相时钟是集成电路的关键模块之一,在模拟数字转换器(Analog-to-Digital Converter,ADC),或是时间数字转换器(Time-to-Digital Converter,TDC)等电路中有大量的应用.多相时钟通常由延迟锁相环(Delay-Locked Loop,DLL)与锁相环(Phase-Locked Loop,PLL)产生.然而传统DLL无法倍频,PLL会有抖动累积等问题.此外,DLL与PLL的功耗通常较大.针对这些问题,本文提出了一种低功耗防错锁倍频延迟锁相环(Multiplying Delay-Locked Loop,MDLL).该设计采用一种低功耗的电荷泵结构,以及能切换为压控振荡器的压控延迟线,使电路功能在DLL与PLL之间切换,在倍频的同时能够周期地消除抖动累积.同时加入了防错锁电路,以避免MDLL锁定在错误的频率.基于HHGrace 0.11μm COMS工艺进行了流片验证,芯片面积约为0.03 mm 2.测试结果表明,此电路能够将输入参考时钟倍频32倍输出,输出时钟频率范围为54.4 MHz-92.8 MHz,电路功耗为216μW–312μW.在输出时钟频率为80 MHz的情况下,均方根抖动为116.3ps(0.93%).
诸荣臻潘意杰唐中
关键词:延迟锁相环时钟抖动低功耗电荷泵
共1页<1>
聚类工具0