您的位置: 专家智库 > >

文献类型

  • 4篇期刊文章
  • 3篇专利

领域

  • 3篇自动化与计算...
  • 2篇电子电信
  • 1篇电气工程

主题

  • 4篇芯片
  • 4篇抗辐射
  • 3篇ASIC芯片
  • 2篇电路
  • 2篇通信接口
  • 2篇通信接口模块
  • 2篇通讯数据
  • 2篇接口
  • 2篇接口模块
  • 2篇集成电路
  • 2篇功耗
  • 2篇复位信号
  • 2篇表决
  • 1篇带隙基准
  • 1篇带隙基准源
  • 1篇单粒子
  • 1篇单粒子翻转
  • 1篇低功耗
  • 1篇低噪
  • 1篇低噪声

机构

  • 7篇中国科学院
  • 3篇中国科学院大...

作者

  • 7篇刘海静
  • 6篇董业民
  • 2篇单毅
  • 1篇金星
  • 1篇汪根养
  • 1篇张正民
  • 1篇秦英安

传媒

  • 2篇半导体技术
  • 1篇哈尔滨工业大...
  • 1篇国防科技大学...

年份

  • 1篇2023
  • 1篇2022
  • 2篇2021
  • 2篇2020
  • 1篇2013
7 条 记 录,以下是 1-7
排序方式:
一种低噪声高电源抑制比的带隙基准源被引量:1
2023年
基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。
徐敏航张振伟郎莉莉刘海静单毅董业民
关键词:低噪声CMOS工艺低功耗
双模冗余汉明码的设计与验证被引量:4
2020年
集成电路芯片工作在电磁环境复杂的空间环境中,容易受到高能粒子的影响发生软错误.在芯片内,存储单元所占面积超过一半以上,对存储器单元进行加固是提升芯片可靠性的重要途径之一.因此,本文对汉明码做出改进,提出了一种双模冗余汉明码,该方法能够修正存储单元中出现的一位翻转和两位翻转.首先,对汉明码编码模块进行逻辑优化,有效减少了编码电路的延迟,再把该模块生成的校验码进行双模冗余处理,作为双模冗余汉明码编码模块的输出.之后依据汉明码解码规则分别对每份校验码与原码的组合进行处理,得到修正后的数据位与两位翻转标志位.通过分析发现当两位翻转未同时发生在原码内时,可以依据两位错误标志位的值得到正确的输出.最后,采用版图分割技术消除了两位原码同时翻转的情况,进一步提高了存储器的可靠性.在本文中,分别实现了字长为4、8和11的双模冗余汉明码,并与其它修正码的性能进行比较,结果表明:它们的电路延迟分别为8位字长汉明码的85%、89%和96%,低于两位修正能力的BCH码.
乔冰涛吴旭凡刘海静王正董业民
关键词:双模冗余纠错码高可靠存储器
FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法
本发明提供一种FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法,包括:时钟复位生成单元,产生系统时钟及复位信号;输入激励生成单元,产生测试用激励;被测软ASIC单元;采集对比表决与测试流程控制单元,采集各被测软...
刘海静王正董业民
文献传递
一种通过控制温度提高集成电路可靠性的方法
本发明涉及一种通过控制温度提高集成电路可靠性的方法,包括以下步骤:在集成电路内部集成一个或多个温度监控单元;通过温度监控单元实时监测集成电路内部的温度变化;根据得到的集成电路内部的温度来调整集成电路的工作频率,使集成电路...
秦英安刘海静汪根养张正民金星
文献传递
130 nm加固SOI工艺的抗辐射控制芯片设计被引量:2
2020年
针对航天电子系统控制模块对集成电路的抗辐射需求,在130 nm部分耗尽绝缘体上硅(Silicon-On-Insulator,SOI)工艺平台上设计了一款基于比例、积分、微分控制算法的控制芯片,并分别从晶圆材料、制备工艺、版图设计的角度对芯片进行了总剂量辐射加固。流片测试结果表明,芯片的调节精度达到了5×10-12,与进口抗辐射现场可编程门阵列水平相当;在长时间频率稳定度方面,芯片优于国外抗辐射现场可编程门阵列。对芯片进行的模拟辐照试验表明,芯片在300 krad(Si)的总剂量辐照条件下依然可以正常工作。
常永伟余超刘海静王正董业民
关键词:抗辐射绝缘体上硅控制芯片
FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法
本发明提供一种FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法,包括:时钟复位生成单元,产生系统时钟及复位信号;输入激励生成单元,产生测试用激励;被测软ASIC单元;采集对比表决与测试流程控制单元,采集各被测软...
刘海静王正董业民
基于FPGA的ASIC芯片抗辐射性能评估系统被引量:3
2021年
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm^(2)·mg^(-1)的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。
刘海静王正单毅董业民
关键词:抗辐射
共1页<1>
聚类工具0