您的位置: 专家智库 > >

邓小莺

作品数:10 被引量:21H指数:2
供职机构:东南大学更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇期刊文章
  • 4篇专利
  • 2篇学位论文

领域

  • 7篇电子电信
  • 1篇自动化与计算...

主题

  • 5篇锁相
  • 5篇锁相环
  • 4篇抖动
  • 4篇亚阈值
  • 4篇全数字
  • 4篇晶体管
  • 3篇低抖动
  • 3篇噪声
  • 3篇振荡器
  • 3篇数控振荡器
  • 3篇数字锁相
  • 3篇数字锁相环
  • 3篇全数字锁相环
  • 2篇电路
  • 2篇电源电压
  • 2篇噪声分析
  • 2篇时钟
  • 2篇输入信号
  • 2篇阈值电压
  • 2篇漏电

机构

  • 10篇东南大学
  • 1篇武汉军械士官...

作者

  • 10篇邓小莺
  • 7篇陈鑫
  • 6篇时龙兴
  • 4篇柏娜
  • 4篇杨军
  • 2篇杨军
  • 1篇谢荣岳
  • 1篇张景义
  • 1篇郝大为
  • 1篇周晓

传媒

  • 2篇微电子学
  • 1篇电子器件
  • 1篇电子工程师

年份

  • 3篇2012
  • 2篇2010
  • 4篇2008
  • 1篇2007
10 条 记 录,以下是 1-10
排序方式:
用于亚阈值存储单元阵列的位线漏电流补偿电路
一种用于亚阈值存储单元阵列的位线漏电流补偿电路,设置第一、第二两补偿晶体管的源端均连接电源电压,栅端与各自的体端连接并分别与第一、第二屏蔽传输门的输入端连接作为位线端及位线的非端,第一、第二两补偿晶体管的漏端分别连接第一...
柏娜邓小莺陈鑫杨军时龙兴
限漏流的高鲁棒亚阈值存储单元电路
一种限漏流的高鲁棒亚阈值存储单元电路,设有包括两个PMOS管P1及P2,十个NMOS管N1~N10,共12个晶体管,其中,P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器,两个反相器交叉耦合连接,关断管N1...
柏娜陈鑫邓小莺杨军时龙兴
Matlab环境下的全数字锁相环仿真模型被引量:14
2007年
由于锁相环工作频率高,用SPICE对锁相环进行仿真,数据量大,仿真时间长。而在设计初期,往往并不需要很精确的结果。因此,为了提高锁相环设计效率,有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型;对全数字锁相环版图进行了SPICE仿真,与该模型的仿真结果相验证。
陈鑫邓小莺
关键词:全数字锁相环MATLAB仿真模型
用于亚阈值存储单元阵列的位线漏电流补偿电路
一种用于亚阈值存储单元阵列的位线漏电流补偿电路,设置第一、第二两补偿晶体管的源端均连接电源电压,栅端与各自的体端连接并分别与第一、第二屏蔽传输门的输入端连接作为位线端及位线的非端,第一、第二两补偿晶体管的漏端分别连接第一...
柏娜邓小莺陈鑫杨军时龙兴
文献传递
基于噪声分析低抖动全数字锁相环设计
由于高性能、低成本已成为SoC设计的主要挑战,作为片上时钟发生器的锁相环设计变得非常关键。全数字锁相环由于在工艺上与数字电路兼容,低成本而获得了广泛应用。然而由于全数字锁相环输出频率存在离散特性,引入量化噪声大,导致输出...
邓小莺
关键词:芯片设计时钟发生器锁相环设计
文献传递
基于噪声分析的低抖动全数字锁相环的设计被引量:7
2008年
设计了一个用于时钟产生的全数字锁相环(ADPLL),其数控振荡器(DCO)采用9级环形振荡器,每级延迟单元的延迟时间均是可调的,各级倒相器的尺寸经过精确设计。该电路基于SMIC0.13μm CMOS工艺,采用1.2V电源供电,整个芯片的面积为0.13485mm^2。示波器测试结果表明,锁相环的捕获频率范围为100-500MHz,输出频率为202.75MHz时,峰一峰值抖动为133ps,RMS抖动为46ps。
邓小莺杨军陈鑫时龙兴
关键词:全数字锁相环时钟产生数控振荡器噪声抖动
高性能数控振荡器的设计被引量:1
2008年
设计了一个低抖动、高分辨率的DCO(数控振荡器)。该DCO由7级单端倒相器构成,通过分析输出时钟抖动、分辨率与每级倒相器尺寸之间的关系,找到设计的最佳尺寸,最终实现版图。采用0.35μm1P4M CMOS工艺,3.3 V电源供电,振荡频率为280 MHz^550 MHz,分辨率为10 ps。Hspicerf仿真结果表明,DCO输出时钟为385 MHz时,峰-峰值抖动为70.35 ps。
谢荣岳邓小莺郝大为张景义周晓
关键词:数控振荡器锁相环抖动
限漏流的高鲁棒亚阈值存储单元电路
一种限漏流的高鲁棒亚阈值存储单元电路,设有包括两个PMOS管P1及P2,十个NMOS管N1~N10,共12个晶体管,其中,P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器,两个反相器交叉耦合连接,关断管N1...
柏娜陈鑫邓小莺杨军时龙兴
文献传递
低抖动高分辨率线性DCO的设计被引量:1
2008年
设计了一个低抖动、高分辨率的线性DCO。该DCO由9级单端倒相器构成,通过分析输出时钟抖动、分辨率与每级倒相器尺寸之间的关系,找到设计的最佳尺寸,最终实现版图。采用SMIC1μm1P8MCMOS工艺,1.2V电源供电,振荡频率为180~580MHz,分辨率为10ps,Hspicerf仿真结果表明,DCO输出时钟为505.67MHz时,峰-峰值抖动为72.159ps。
邓小莺杨军陈鑫时龙兴
关键词:ADPLLDCO抖动
全数字锁相环抖动和相位噪声的研究
由于高性能、低成本已成为SoC设计的主要挑战,作为片上时钟发生器的锁相环设计变得非常关键。全数字锁相环由于在工艺上与数字电路兼容、低成本而获得了广泛应用。随着SoC集成度的提高,越来越多的数字电路集成在同一块芯片内,导致...
邓小莺
关键词:全数字锁相环数控振荡器相位噪声
共1页<1>
聚类工具0