李莺
- 作品数：9 被引量：2H指数：1
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 高速低功耗乘法器的对称分割算法及电路结构
- 本发明是一种高速低功耗高位数乘法器的算法及其实现结构，这种乘法器基于高位数乘法运算的分割算法，将多位乘法运算分割后用低位数的乘法器来实现，并采用多相时钟技术构成局部自定时系统在一个时钟周期内完成整个运算。该乘法器经仿真验...
- 李莺陈杰
- 文献传递
- 基于重构技术的并行乘法累加器结构被引量：1
- 2004年
- 实时信号处理系统要求数字信号处理器具有更高的速度和更低的功耗。文章提出的新型乘法累加器,具有在不同模式下分别处理16位与32位数据,或16位与32位数据混合运算能力。本运算结构采用由三个16位乘法器重构一个32位运算单元,可调用其中一至三个乘法累加模块处理不同精度的数据达到了高速度、低功耗的设计要求。在32位工作模式下数据处理速度可以达到16位乘累加器的水平。
- 李莺陈杰
- 关键词：数字信号处理器数据处理
- 16位三输入高速算术逻辑运算单元的电路结构
- 本发明是一种16位三输入高速算术逻辑运算单元的电路实现结构，该电路结构不仅拥有传统双输入算术逻辑运算单元(ALU)的全部功能，而且还可以同时进行三个操作数的连加、加减、连减的算术运算，包括最多带两个进位位或两个借位位的算...
- 李莺陈杰
- 文献传递
- 应用重构乘法技术的一款通用DSP设计实现
- 微电子技术发展迅速,工艺特征尺寸目前已下降到90nm的水平,并逐步趋于成熟.随着VLSI工艺技术的提升,高性能处理器的主频也越来越高.但是,工艺特征线宽下降的空间越来越小,各种寄生效应使得单纯通过缩小线宽提高处理器频率而...
- 李莺
- 关键词：乘法器实时信号处理混响器
- 高性能可重构DSP处理器的数据通路设计被引量：1
- 2005年
- 介绍了高性能定点可重构DSP处理器的数据通路设计。该数据通路以功能强大的16位定点计算单元为基础,搭建起高速16位数据处理平台;并能以单指令流多数据流的方式灵活支持多维向量运算;通过重构的方法有效地支持了32位数据处理。
- 韩亮李莺张馨陈杰
- 关键词：数字信号处理数据通路可重构并行处理
- 40位带舍入功能的快速累加累减器电路实现结构
- 一种40位带舍入功能的快速累加累减器电路实现结构，包括一加法压缩模块用于将两个输入操作数中的高25位和一位舍入操作数压缩成两个25位操作数供加法器运算；一减法压缩模块用于将两个输入操作数中的高25位和一位舍入操作数压缩成...
- 李莺陈杰
- 文献传递
- 高性能16位定点DSP的Datapath设计及FPGA验证
- 2004年
- 随着数字化产品的不断普及,以高速、实时为特点的数字信号处理器(DigitalSignalProcessors,DSPs)越来越多地应用到国防和消费等各个领域。文章介绍了一款嵌入式高性能16位定点DSPs的Datapath(数据通路)设计,以Datapath中各功能单元为线索,叙述其电路实现及FPGA验证。
- 张馨陈杰李莺黎宝峰
- 关键词：DSPFPGA
- 三输入加减压缩器
- 本发明是三输入加减压缩器的算法说明及其电路实现方式，这种三输入加减压缩器可以将进行加减操作的二进制补码形式的三个操作数压缩成两个操作数，送到减法器中相减，以实现完整的两个操作数相加，再与一个操作数相减的加减操作功能。本发...
- 李莺陈杰
- 文献传递
- 新型乘法器重构算法及电路
- 一种新型乘法器重构算法，包括：两个N位有符号二进制补码数或者无符号数作为乘法运算操作数送入乘法器的两个输入端；两个N位乘法操作数对称分割为原位宽的一半进行运算；两个N位操作数的N/2高位和N/2低位分别送入两个减法器，一...
- 李莺陈杰
- 文献传递
