沈晓峰
- 作品数：41 被引量：7H指数：2
- 供职机构：中国电子科技集团第二十四研究所更多>>
- 相关领域：电子电信更多>>
- 一种加入随机扰动的多相时钟生成电路
- 本发明公开了一种加入随机扰动的多相时钟生成电路，该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块；所述主时钟模块用于生成N条多相时钟信号；所述buffer矩阵开关模块用于在所述随机信号生成模块输出...
- 蒲杰胡刚毅付东兵张正平李梁李婷徐代果徐鸣远沈晓峰万贤杰王友华
- 文献传递
- 占空比调节装置及方法
- 本发明提供一种占空比调节装置及方法，该装置包括：第一边沿提取单元，用于提取第一时钟信号的上升沿；锁定判别单元，其输入端连接第一时钟信号与时钟输出信号，用于根据判别电压与稳定电压的比较结果输出控制信号，按照控制信号选择连通...
- 陈玺李梁陈光炳王育新付东兵黄兴发徐鸣远沈晓峰
- 文献传递
- 一种陡变与绝对温度成正比的基准电路
- 本发明公开了一种陡变与绝对温度成正比的基准电路，包括三极管Q<Sub>2</Sub>、三极管Q<Sub>3</Sub>、电阻R<Sub>4</Sub>、电阻R<Sub>5</Sub>、电阻R<Sub>6</Sub>和放大...
- 徐鸣远李梁秦煜森聂辉王育新付东兵陈光炳黄兴发沈晓峰陈玺
- 文献传递
- 一种用于半并行A／D转换器的比较器设计被引量：1
- 2010年
- 简要介绍了半并行结构的A/D转换器原理。针对该结构的A/D转换器,提出了一种能自动校零、迟滞、全差分输入及多级前置放大的比较器。解决了输入失调电压、噪声环境下单转换、电荷注入、带宽、转换速度等问题。给出了应用该比较器的0.6μm CMOS半并行A/D转换器的性能。结果表明,设计的比较器能使丰并行ADC的DNL和INL小于±0.5 LSB,SNR大于48dB。
- 徐鸣远周述涛朱璨沈晓峰
- 关键词：A/D转换器迟滞比较器
- 占空比调节装置
- 本发明提供一种占空比调节装置及方法，该装置包括：第一边沿提取单元，用于提取第一时钟信号的上升沿；锁定判别单元，其输入端连接第一时钟信号与时钟输出信号，用于根据判别电压与稳定电压的比较结果输出控制信号，按照控制信号选择连通...
- 陈玺李梁陈光炳王育新付东兵黄兴发徐鸣远沈晓峰
- 一种基于差动放大器的超高速脉宽调整电路
- 2010年
- 设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%～80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工艺制作,芯片面积为0.3 mm×0.1 mm,在1.9 V电源电压下,功耗小于40 mW。
- 朱璨徐鸣远沈晓峰冯雯雯
- 关键词：差动放大器时钟稳定电路
- 差分时钟交叉点检测电路及检测方法
- 本发明提供一种差分时钟交叉点检测电路及检测方法，所述差分时钟交叉点检测电路包括：第一MOS管、第二MOS管及电容；所述第一MOS管的漏端接差分时钟的负端，所述第一MOS管的栅端接所述差分时钟的正端，所述第一MOS管的源端...
- 徐鸣远李梁刘军沈晓峰王健安付东兵陈光炳黄兴发陈玺
- 文献传递
- 提高线性度的输入缓冲器
- 本发明涉及一种用于模数转换器中的高性能输入缓冲器电路，它包括NPN晶体管Q<Sub>1</Sub>、NPN晶体管Q<Sub>2</Sub>和NMOS管M<Sub>2</Sub>、负载电容C<Sub>L</Sub>、复制负...
- 李梁黄兴发徐鸣远陈玺沈晓峰
- 文献传递
- 一种带数字校正的差分基准电压源
- 2009年
- 在传统带隙基准源的基础上,设计了一种实用的差分基准电压源。基准核为电流补偿电路,采用D/A控制技术,对差分基准电压进行失调补偿和增益补偿,具有较低的温漂系数和较大的动态电压调整范围与较高的调整精度。
- 张正平王成鹤王永禄张俊安朱璨沈晓峰
- 上电自复位的熔丝读取电路
- 本发明涉及一种上电自复位的熔丝读取电路。本发明电路在上电时刻，复位熔丝单元为逻辑低电平，并利用反馈环路锁存复位的低电平。如果熔丝未熔断，熔丝输出端将复位的低电平拉高，变成逻辑高电平并通过反馈环路锁存该高电平；如果熔丝熔断...
- 徐鸣远李梁陈光炳付东兵王育新黄兴发沈晓峰陈玺
- 文献传递
