您的位置: 专家智库 > >

宋晓笛

作品数:3 被引量:8H指数:2
供职机构:北京大学信息科学技术学院计算机科学技术系更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇自动化与计算...

主题

  • 3篇数据压缩
  • 3篇测试数据
  • 3篇测试数据压缩
  • 2篇电路
  • 2篇电路测试
  • 2篇游程
  • 2篇游程编码
  • 2篇集成电路
  • 2篇集成电路测试
  • 1篇压缩率
  • 1篇扫描链
  • 1篇功耗
  • 1篇IP核
  • 1篇测试功耗

机构

  • 3篇北京大学

作者

  • 3篇方昊
  • 3篇程旭
  • 3篇宋晓笛
  • 1篇姚博

传媒

  • 1篇北京大学学报...
  • 1篇电子学报
  • 1篇计算机辅助设...

年份

  • 3篇2009
3 条 记 录,以下是 1-3
排序方式:
CacheCompress:一种新颖的面向IP核的动态字典测试压缩技术
2009年
提出一种称为CacheCompress的新颖的测试压缩技术。与以往基于静态字典压缩技术的最大不同在于,该技术中的字典是动态的,在整个测试过程中,伴随着写字典和读字典的操作,字典只需保留最常用的测试数据,从而大大减少了字典的容量需求,并消除了静态字典的初始化步骤。实验表明,CacheCompress将字典容量需求缩小为原来的千分之一,并提高了30%的测试压缩率。
方昊宋晓笛程旭
关键词:集成电路测试测试数据压缩
双游程编码的无关位填充算法被引量:6
2009年
双游程编码是集成电路测试数据压缩的一种重要方法,可分为无关位填充和游程编码压缩两个步骤.现有文献大都着重在第二步,提出了各种不同的编码压缩算法,但是对于第一步的无关位填充算法都不够重视,损失了一定的潜在压缩率.本文首先分析了无关位填充对于测试数据压缩率的重要性,并提出了一种新颖的双游程编码的无关位填充算法,可以适用于不同的编码方法,从而得到更高的测试数据压缩率.该算法可以与多种双游程编码算法结合使用,对解码器的硬件结构和芯片实现流程没有任何的影响.在ISCAS89的基准电路的实验表明,对于主流的双游程编码算法,结合该无关位填充算法后能提高了6%-9%的测试数据压缩率.
方昊姚博宋晓笛程旭
关键词:集成电路测试测试数据压缩游程编码
用扫描链重构来提高EFDR编码的测试压缩率和降低测试功耗被引量:2
2009年
为了解决系统芯片测试中日益增长的测试数据和测试功耗的问题,提出一种不影响芯片正常逻辑功能的扫描链重构算法——Run-Reduced-Reconfiguration(3R).该算法针对扩展频率导向游程(EFDR)编码来重排序扫描链和调整扫描单元极性,重新组织测试数据,减少了游程的数量,从而大大提高了EFDR编码的测试压缩率并降低测试功耗;分析了扫描链调整对布线长度带来的影响后,给出了权衡压缩率和布线长度的解决方案.在ISCAS89基准电路上的实验结果表明,使用3R算法后,测试压缩率提高了52%,测试移位功耗降低了53%.
方昊宋晓笛程旭
关键词:测试数据压缩测试功耗游程编码
共1页<1>
聚类工具0