您的位置: 专家智库 > >

冀蓉

作品数:16 被引量:13H指数:2
供职机构:国防科学技术大学更多>>
发文基金:国家自然科学基金湖南省高等学校科学研究项目东莞市科研发展专项基金更多>>
相关领域:电子电信自动化与计算机技术机械工程更多>>

文献类型

  • 8篇期刊文章
  • 4篇会议论文
  • 2篇学位论文
  • 2篇专利

领域

  • 6篇电子电信
  • 6篇自动化与计算...
  • 1篇机械工程

主题

  • 7篇时钟
  • 4篇电路
  • 4篇功耗
  • 3篇指令级
  • 3篇指令级并行
  • 3篇相位
  • 2篇低功耗
  • 2篇电路设计
  • 2篇端口
  • 2篇多端口
  • 2篇一致性
  • 2篇时钟产生
  • 2篇时钟产生电路
  • 2篇时钟抖动
  • 2篇同步数字系统
  • 2篇微处理器
  • 2篇相位合成
  • 2篇流水化
  • 2篇寄存器
  • 2篇寄存器组

机构

  • 16篇国防科学技术...
  • 3篇西安卫星测控...
  • 1篇福州大学
  • 1篇东莞理工学院
  • 1篇湖南广播电视...
  • 1篇国防科技大学

作者

  • 16篇冀蓉
  • 8篇曾献君
  • 5篇邓让钰
  • 5篇陈亮
  • 4篇张民选
  • 3篇蒋江
  • 3篇周宏伟
  • 3篇张峻峰
  • 2篇衣晓飞
  • 2篇戴泽福
  • 2篇邢座程
  • 2篇彭元喜
  • 2篇谈民
  • 2篇穆长富
  • 2篇陈海燕
  • 2篇董兰飞
  • 2篇马驰远
  • 2篇陈怒兴
  • 2篇张明
  • 2篇胡建国

传媒

  • 3篇计算机工程与...
  • 2篇电子学报
  • 1篇微电子学与计...
  • 1篇计算机应用
  • 1篇微处理机
  • 1篇2004年全...
  • 1篇第十二届计算...
  • 1篇第十三届全国...
  • 1篇第九届计算机...

年份

  • 4篇2009
  • 3篇2008
  • 1篇2007
  • 2篇2006
  • 3篇2005
  • 3篇2004
16 条 记 录,以下是 1-10
排序方式:
基于相位合成的时钟50%占空比调节电路设计被引量:2
2007年
本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC(Phase-Blending Du-ty-Cycle Corrector).相比于传统的占空比调节方式,此电路通过采用SMD(Synchronous Mirror Delay)技术具有较强的抗PVT(Process,Voltage and Temperature)变化的能力,输出时钟和原时钟完全同步和较快的调节速度等特点.经0.13μmCMOS工艺版图实现后HSPICE模拟表明,该占空比调节电路对占空比在10%-90%范围内的400MHz时钟能在4个周期内完成调节,输出时钟占空比为48%-52%.
何小威陈亮冀蓉李少青曾献君
关键词:相位合成PVTHSPICE模拟
两种解决数据相关的新技术研究与分析
值预测(VP,ValuePrediction)和指令重用(IR,InstructionReuse)是两种通过开发程序执行结果冗余解决数据相关的新技术.本文首先从分析程序执行的行为入手,深入剖析了VP和IR的技术特性,重点...
冀蓉张民选邓让钰蒋江
关键词:指令级并行微处理器
文献传递
同步数字集成电路中时钟网络功耗模型的研究
时钟子系统的功耗研究和优化是微处理器低功耗设计中的一个非常关键的问题。本文从同步数字集成电路中时钟网络的各组成部件入手,研究了时钟网络的功耗模型,并深入分析了同步系统中时钟系统的功耗特性。
冀蓉曾献君张峻峰
关键词:时钟网络动态功耗漏流功耗
文献传递
高速流水线中长延时多端口SRAM的快速访问方法
本发明公开了一种高速流水线中长延时多端口SRAM的快速访问方法,要解决的技术问题是提供一种对多端口SRAM的快速访问方法,提高数据的访问效率,提升流水线的总体性能。技术方案是设计一套时钟产生电路、SRAM端口选择器、SR...
邓让钰戴泽福张明陈海燕马驰远周宏伟邢座程蒋江冀蓉谈民彭元喜穆长富衣晓飞
文献传递
时钟偏斜补偿电路设计与实现
2008年
时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。
曾献君陈亮冀蓉胡建国
全数字90°移相器设计被引量:2
2008年
提出了基于相位合成法设计的一种简单高性能的时钟占空比调节器PB-DCC(Phase-Blending Duty-Cycle Corrector),用以产生系统需要的高质量时钟。此电路不包含任何反馈环路,根据数控延迟线和脉冲电路的特性采用纯数字方式实现。经0.13μm工艺绘制版图并提取参数后的SPICE模拟结果表明该占空比调节器在200MHz~400MHz频率范围内工作稳定,对占空比在10%~90%范围内的时钟能进行高精度的调节,输出时钟占空比偏离50%在2%以内。
陈亮胡建国秦拯冀蓉曾献君欧钢
关键词:相位合成
基于OLSM执行模型的Cache一致性协议研究与实现
无论是在采用动态调度的超标量微处理器中,还是在采用静态调度的超长指令字微处理器中,存储子系统都已经成为制约微处理器性能的主要因素之一。EPIC设计思想融合了超标量和超长指令字思想,强调处理器结构的静态编译可见,同时支持指...
冀蓉
关键词:存储级并行显式并行指令计算CACHE一致性协议
文献传递
基于IA-64体系结构的Cache一致性协议的设计与实现
Cache一致性协议是多处理机系统设计中的一个关键问题,其好坏优劣与否将直接影响整个系统的正确性及性能.本篇论文在深入研究总线监听机制和经典MESI监听协议的基础上,针对IA-64体系结构不同层次结构,设计并实现了一个简...
冀蓉邓让钰张民选
关键词:CACHE一致性协议监听
文献传递
高速流水线中长延时多端口SRAM的快速访问方法
本发明公开了一种高速流水线中长延时多端口SRAM的快速访问方法,要解决的技术问题是提供一种对多端口SRAM的快速访问方法,提高数据的访问效率,提升流水线的总体性能。技术方案是设计一套时钟产生电路、SRAM端口选择器、SR...
邓让钰戴泽福张明陈海燕马驰远周宏伟邢座程蒋江冀蓉谈民彭元喜穆长富衣晓飞
文献传递
一种低功耗高效能值预测模型之性能验证
讨论了一种低功耗高效能的新型值预测模型,然后通过实验从性能与功耗比率的角度将其与目前值预测中采用的几种预测模型进行了比较,验证了该模型较其它模型的节能高效性.
冀蓉邓让钰董兰飞曾献君
关键词:指令级并行微处理器
共2页<12>
聚类工具0