许多
- 作品数:7 被引量:4H指数:1
- 供职机构:东南大学能源与环境学院射频与光电集成电路研究所更多>>
- 发文基金:国家高技术研究发展计划更多>>
- 相关领域:电子电信更多>>
- 40Gbps甚短距离光传输系统的验证与测试
- 给出了符合OIF-VSR5规范的40Gbps甚短距离(VSR)光传输系统的实验平台的设计与测试。该实验平台由发送电路、接收电路和多模带状光纤构成,其中,收发电路各由一片转换芯片及收发光模块构成。文中详细介绍了VSR5实验...
- 许多胡庆生李伟
- 关键词:转换芯片PCB
- 文献传递
- Altera StratixⅡ GX的多轨供电电路设计
- 2009年
- 以40 Gbit/s VSR(甚短距离光互连)实验系统的FPGA(现场可编程门阵列)验证平台为例,详细介绍了Altera StratixⅡ GX的多轨供电电路的设计。首先简要介绍了FGPA的电源设计要求,然后介绍了器件选型和几种电源转换芯片的主要功能,最后重点阐述了FPGA的多轨供电电路的设计及PCB(印制电路板)设计、涉及电源PCB设计时的注意事项以及提高系统抗干扰能力的具体措施。
- 杜旭胡庆生许多
- 关键词:电源管理
- 40Gbps甚短距离光传输系统的验证与测试
- 给出了符合OIF-VSR5规范的40Gbps甚短距离(VSR)光传输系统的实验平台的设计与测试。该实验平台由发送电路、接收电路和多模带状光纤构成,其中,收发电路各由一片转换芯片及收发光模块构成。文中详细介绍了VSR5实验...
- 许多胡庆生李伟
- 关键词:转换芯片PCB
- 文献传递
- 40Gbps甚短距离并行光传输系统接收电路的设计与实现
- 2010年
- 给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信号的发送和接收,并且在一片FPGA上实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能。基于二分查找法的帧同步电路则大大提高了转换芯片的工作速度。Signaltap Ⅱ逻辑分析仪的测试结果表明接收电路工作正常,性能良好。在此基础上,给出了VSR5实验系统的点到点测试方法,通过12通道垂直腔面发射激光器并行接收模块和7m 12芯多模带状光纤,将发送电路与接收电路相连,实现了OC768/STM-256 40Gbps的点到点测试,测试结果表明系统误码率小于10^(-12)。
- 许多胡庆生苗澎
- 关键词:转换芯片帧同步
- 40Gbps甚短距离光传输系统的验证与测试被引量:1
- 2009年
- 给出了符合OIF-VSR5规范的40Gbps甚短距离(VSR)光传输系统的实验平台的设计与测试。该实验平台由发送电路、接收电路和多模带状光纤构成,其中,收发电路各由一片转换芯片及收发光模块构成。文中详细介绍了VSR5实验系统的搭建及收发电路的设计和实现。采用Agilent 81250测试仪,通过12通道VCSEL并行发送/接收模块和7米12芯多模带状光纤,将发送电路与接收电路相连,就实现了OC768/STM-256 40Gbps的VSR5点到点测试系统。通过对Agilent测试仪的正确配置和使用,成功实现了VSR5实验系统的测试,连续二小时的测试结果表明系统误码率小于10^(-12)。
- 许多胡庆生李伟
- 关键词:转换芯片PCB
- 40Gbps甚短距离并行光传输技术与实验系统被引量:3
- 2011年
- 介绍了40Gbps甚短距离(VSR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件资源;基于异或定位原理,采用二分查找法大大提高了帧同步电路的速度.自制的12通道垂直腔面发射激光器(VCSEL)的工作速率达到了12×3.318Gbps.利用Agilent 81250误码仪,通过并行光发射/接收模块和7米长的12芯多模带状光纤,成功实现了SDH STM256/OC768的点到点测试,连续两小时的测试结果表明,系统误码率小于10-12,满足设计要求.
- 胡庆生许多苗澎
- 关键词:甚短距离光传输垂直腔面发射激光器帧同步误码率
- 40Gbit/s甚短距离光传输系统发送模块的设计与实现
- 2009年
- 采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相环,同时增加同步措施,以满足高速收发器时钟管理单元对跨时钟域数据传输的要求,保证收发器的稳定工作.在此基础上,设计出便于后续测试的转换芯片时钟网络.同时设计出基于SDH的帧同步电路、去斜移电路和16∶12映射模块,实现数据从SFI-5接口向VSR-5接口的转换;其中去斜移电路能够动态地去除512bits的斜移量.在SignaltapⅡ下的测试结果验证了时序的正确性,误码率也符合小于10-12的设计指标.
- 徐捷胡庆生许多苗澎
- 关键词:甚短距离帧同步