您的位置: 专家智库 > >

申秋实

作品数:4 被引量:7H指数:1
供职机构:复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 4篇电子电信

主题

  • 3篇FPGA
  • 2篇阵列
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 1篇优化设计
  • 1篇块状
  • 1篇互连
  • 1篇混合型
  • 1篇RESOUR...
  • 1篇ROUTIN...
  • 1篇CHIP
  • 1篇DESIGN...
  • 1篇FDP
  • 1篇IP核
  • 1篇层次化
  • 1篇PROGRA...

机构

  • 4篇复旦大学

作者

  • 4篇申秋实
  • 3篇童家榕
  • 2篇来金梅
  • 1篇王建
  • 1篇王伶俐
  • 1篇陈利光
  • 1篇余慧
  • 1篇屠睿
  • 1篇张火文
  • 1篇王亚斌
  • 1篇王元
  • 1篇卢海舟
  • 1篇吴芳
  • 1篇黄均鼐
  • 1篇潘光华
  • 1篇谈珺

传媒

  • 1篇电子与信息学...
  • 1篇Journa...
  • 1篇固体电子学研...

年份

  • 1篇2009
  • 3篇2008
4 条 记 录,以下是 1-4
排序方式:
FPGA通用开关盒层次化建模与优化被引量:5
2008年
国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Programmable Gate Array)层次化通用开关盒模型,可涵盖FPGA中的任意开关盒结构,并基于这种模型,提出了具有更高布通率的新型开关盒结构JSB(Joint Switch Box,JSB),与Disjoint,Wilton和Universal结构相比,布通率分别提高了10.1%,3.3%和4.6%;还通过优化分布FPGA中互连线,大幅度减小了电路延时,在相同工艺参数和相同开关盒的条件下,比VPR的布线时延关键路径平均缩短了10.4%。
谈珺申秋实王伶俐童家榕
关键词:FPGA
嵌入IP核的FPGA互连结构设计
FPGA独特的可重构计算技术不仅能够降低数字系统的开发风险与开发成本、缩短上市时间,而且通过动态编程、远程在线重构等技术可以有效地降低系统的维护升级成本,因此在通讯、多媒体、工业控制、数值计算等领域得到了广泛的应用。在F...
申秋实
关键词:现场可编程门阵列
文献传递
Design and Implementation of an FDP Chip被引量:1
2008年
A novel Fudan programmable logic chip (FDP) was designed and implemented with a SMIC 0. 18μm CMOS logic process. The new 3-LUT based logic cell circuit increases logic density about 11% compared with a traditional 4-input LUT. The unique hierarchy routing fabrics and effective switch box optimize the routing wire segments and make it possible for different lengths to connect directly. The FDP contains 1,600 programmable logic cells, 160 programmable I/O, and 16kbit dual port block RAM. Its die size is 6. 104mm× 6. 620mm, with the package of QFP208. The hardware and software cooperation tests indicate that FDP chip works correctly and efficiently.
陈利光王亚斌吴芳来金梅童家榕张火文屠睿王建王元申秋实余慧黄均鼐卢海舟潘光华
混合型FPGA开关盒优化设计方法及应用被引量:1
2009年
FPGA开关盒的设计主要关注于一种跨度互联线相互连接的研究。在这些开关盒中,不同跨度的互联线相互分隔和独立,在一定程度降低了互联的性能和利用率。提出了一种可以将不同跨度互联线通过可编程开关进行连接的混合型开关盒设计思想,提高10%互连结构的性能,而不会增加芯片面积以及功耗。此设计方法在复旦大学FDPFPGA芯片互联结构中得以应用。
申秋实童家榕来金梅
关键词:现场可编程门阵列
共1页<1>
聚类工具0