您的位置： 专家智库 > >

石涌泉

作品数：14 被引量：11H指数：2
供职机构：北京大学更多>>
相关领域：电子电信航空宇航科学技术一般工业技术自动化与计算机技术更多>>

合作作者

文献类型

  • 12篇期刊文章
  • 2篇会议论文

领域

  • 12篇电子电信
  • 1篇自动化与计算...
  • 1篇航空宇航科学...
  • 1篇一般工业技术

主题

  • 7篇电路
  • 5篇集成电路
  • 3篇SOI
  • 3篇SOI器件
  • 2篇短沟道
  • 2篇亚微米
  • 2篇数值模拟
  • 2篇微米
  • 2篇晶体管
  • 2篇沟道
  • 2篇硅膜
  • 2篇SOS
  • 2篇CMOS
  • 2篇CMOS/S...
  • 2篇MOSFET
  • 2篇场效应
  • 2篇场效应晶体管
  • 2篇值模拟
  • 1篇优化设计
  • 1篇在航

机构

  • 6篇北京大学
  • 5篇陕西微电子学...
  • 2篇西安微电子技...
  • 1篇北京师范大学
  • 1篇航空航天部

作者

  • 14篇石涌泉
  • 11篇黄敞
  • 10篇张兴
  • 1篇王忠烈
  • 1篇奚雪梅
  • 1篇王阳元
  • 1篇李映雪
  • 1篇陈南翔
  • 1篇张兴
  • 1篇武平

传媒

  • 5篇微电子学与计...
  • 3篇Journa...
  • 3篇电子学报
  • 1篇半导体技术
  • 1篇第六届全国电...
  • 1篇全国第六届I...

年份

  • 1篇1996
  • 7篇1995
  • 2篇1993
  • 1篇1992
  • 2篇1991
  • 1篇1990
共 14 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
薄膜全耗尽SOI器件的二维数值模拟软件被引量：1
1995年
开发了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件ＬＡＤＥＳ—ＩＶ—Ｚ．该模拟软件同时考虑了两种载流子的产生一复合作用，采用了独特的动态二步法求解油松方程和电子、空穴的电流连续性方程，从而大大提高了计算效率和收敛性．此模拟软件可用于分析沟道长度为０．１５～０．５μｍ、硅膜厚度为５０～４００ｎｍ的ＳＯＩ器件的工作机理及其端特性。模拟结果与实验结果比较，两者吻合较好，说明该模拟软件如实地反映了薄膜ＳＯＩ器件的真实工作情况。
张兴石涌泉黄敞
关键词：SOI数值模拟软件
短沟道CMOS／SIMOX器件与电路的制造
1995年
本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。
张兴李映雪奚雪梅王阳元石涌泉
关键词：CMOS器件集成电路
深亚微米薄膜SOI　MOSFET的二维数值模拟
1995年
本文介绍了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件。该模拟软件同时考虑了两种载流子的产生－复合作用，采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程，提高了计算效率和收敛性。利用此模拟软件较为详细地分析了薄膜ＳＯＩＭＯＳＦＥＴ不同于厚膜ＳＯＩＭＯＳＦＥＴ的工作机理及特性，发现薄膜ＳＯＩＭＯＳＦＥＴ的所有特性几乎都得到了改善。将模拟结果与实验结果进行了对比，两者吻合得较好。
张兴石涌泉黄敞
关键词：数值模拟SOI器件集成电路
双固相外延技术及高性能1μmCMOS／SOS器件的研究
1995年
本文较为详细地介绍了能有效地改善ＳＯＳ材料结晶质量的双固相外延ＤＳＰＥ工艺，给出了优化的工艺条件．通过比较用ＤＳＰＥ及普通ＳＯＳ材料制作的ＣＭＯＳ／ＳＯＳ器件和电路的特性可以看出，采用ＤＳＰＥ工艺能显著改善ＳＯＳ材料的表面结晶质量，应用ＤＳＰＥ工艺在硅层厚度为３５０ｎｍ的ＳＯＳ材料上成功地研制出了沟道长度为１μｍ的高性能ＣＭＯＳ／ＳＯＳ器件和电路，其巾ＮＭＯＳＦＥＴ及ＰＭＯＳＦＥＴ的泄漏电流分别为２．５ｐＡ和１．５ｐＡ，１９级ＣＭＯＳ／ＳＯＳ环形振荡器的单级门延迟时间为３２０ｐｓ．
张兴石涌泉路泉黄敞
关键词：NMOSFET
抑制SOS MOSFET漏电措施的研究被引量：1
1993年
经过大量的实验研究,我们从材料制备、版图设计及工艺过程等方面总结摸索出了一套能够有效抑制SOS器件漏电的措施,这主要包括双固相外延技术、环形栅技术、反应离子刻蚀形成硅岛工艺及背沟道注入工艺。采用这些措施之后,沟道长度为2μm的N沟和P沟环形栅晶体管的漏电分别为:2.5×10^(-12)A/μm 沟道宽度和1.5×10^(-12)A/μm沟道宽度。
张兴石涌泉路泉黄敞
关键词：场效应晶体管MOSFET
300门CMOS／SIMOX门阵列容错ASIC电路的研制被引量：1
1995年
本文简要地介绍了３μｍＣＭＯＳ／ＳＩＭＯＸ门阵列的设计和制作技术。利用３００门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路ＳＥＬ。其性能达到了用户要求，平均单级门延迟时间为２．６ｎｓ，输出驱动电流为２．４ｍＡ。
石涌泉张兴路泉黄敞
关键词：专用集成电路CMOSSIMOX容错门阵列
SOI技术的发展及其在航天技术领域的应用被引量：2
1995年
本文简要地综述了多种技术途径制备ＳＯＩ材料的发展现状，并着重讨论了ＳＭＯＸ／ＳＯＩ的潜在优点、发展趋势及其在宇航微电子技术发展中的应用前景．
石涌泉
关键词：SOI航天硅
超高速薄层1μm SOS/CMOS锁相环(PLL)电路的工艺研究
武平石涌泉黄敞
关键词：硅膜互补MOS集成电路高速数字集成电路大规模集成电路
薄膜亚微米CMOS／SOS工艺的开发及其器件的研制被引量：1
1995年
本文较为详细地介绍了薄膜亚微米ＣＭＯＳ／ＳＯＳ工艺技术的开发过程，薄膜亚微米ＣＭＯＳ／ＳＯＳ工艺主要包括双固相外延、双层胶光刻形成亚微米细线条硅栅、Ｈ２－Ｏ２合成氧化薄栅氧化层以及快速退火等新的工艺技术，利用这套工艺成功地研制出了高性能薄膜亚微米（实际沟道长度为０．５８μｍ）ＣＭＯＳ／ＳＯＳ器件和门延迟时间仅为１７７ｐｓ的１９级ＣＭＯＳ／ＳＯＳ环形振荡器。与厚膜器件相比，薄膜全耗尽器件和电路的性能得到了明显的提高。
张兴石涌泉黄敞
关键词：CMOSSOS亚微米
反应离子刻蚀工艺用于抑制SOI器件边缘寄生效应的研究
1992年
本文较为详细地分析了SOI器件的边缘寄生效应,在这一基础上研究了能够较好地抑制此效应的反应离子刻蚀工艺。应用这种新工艺,已成功地研制出了漏电流仅为3pA的NMOS晶体管。
张兴石涌泉黄敞
关键词：SOI刻蚀工艺
全选 清除 导出
共2页<12>
聚类工具0