张宇弘
- 作品数：20 被引量：51H指数：4
- 供职机构：浙江大学电气工程学院超大规模集成电路设计研究所更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金国家科技攻关计划更多>>
- 相关领域：自动化与计算机技术电子电信机械工程更多>>
- 基于SOC典型结构的系统验证环境被引量：13
- 2003年
- IP集成已经成为SOC的主要设计方法,但是IP间的不兼容性和冲突带来了SOC设计的大量问题。文章给出了一种基于IP总线的SOC标准架构,并在这一架构上建立了系统验证环境。该验证环境利用现有的EDA工具,并建立在广泛使用的IP重用规范之上,因此具有很强的可移植性。同时,该环境使激励文件也能与IP一起被SOC设计重用,大大减轻了系统验证的工作。该环境适用于SOC设计的各个阶段,并且具有软硬件协同仿真的能力。
- 张宇弘何乐年严晓浪汪乐宇
- 关键词：SOC集成电路系统级芯片
- 网络控制VXI仪器的实现被引量：1
- 2002年
- 本文论述了利用网络来控制VXI仪器的软硬件设计。采用“透明存储器空间映射访问技术”和选择合适的MCU芯片使得服务器能直接访问VXI模块的内存和控制VXI模块的工作状况。
- 张宇弘余锋汪乐宇
- 关键词：VXI总线虚拟仪器虚拟存储器DSP网络控制
- 标志预访问和组选择历史相结合的低功耗指令cache被引量：8
- 2004年
- 指令cache是处理器的主要耗能部件之一 .研究发现 ,在指令顺序执行的情况下 ,访问同一cache行只需要访问一次标志存储器 ,因此标志存储器存在大量空闲周期 .本方法利用标志存储器的空闲周期来预先访问地址连续的下一个cache行的标志 ,从而预先获得cache行命中和组选择信息 ,这样当真正取下一行的指令时 ,根据获得的该cache行的标志信息就无需访问没有被选中的数据存储器 .预先访问标志存储器的另一个优点是可以加入组预测算法来减少对标志存储器的访问 .为了减少短距离跳转时对cache的访问 ,环形历史缓冲区 (CHB)保存了部分组选择结果来获得跳转目标地址的cache行信息 .该方法没有性能损失 ,而且具有硬件实现简单 ,硬件代价小等优点 .该方法已被应用于 2 5 0MHz的RISC处理器中 .
- 张宇弘王界兵严晓浪汪乐宇
- 关键词：CACHE低功耗CPU微体系结构
- 利用基地址相关的低功耗数据cache设计被引量：3
- 2005年
- 为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点.
- 张宇弘王界兵严晓浪汪乐宇
- 关键词：CACHE低功耗中央处理器微体系结构
- 三种频闪自动检测算法的实现及对比分析研究
- 2008年
- 为解决交流光源给手机、笔记本电脑等移动电子产品中的基于电子滚动快门的互补型金属氧化物半导体(CMOS)图像传感器带来的频闪问题,提出了频闪自动检测的改进方案及新方案。阐述了三种频闪自动检测的算法(分别是:频率分量提取方式,幅度调制解调方式,Harr小波方式)及其超大规模集成电路(VLSI)实现,并对三种方案在性能及实现代价上进行了比较。分析结果显示,Harr小波方式在性能及代价上相对其他两种方法较好。
- 陈孟儒张宇弘
- 关键词：互补型金属氧化物半导体图像传感器超大规模集成电路
- 肤色及非肤色饱和度调整的加权处理方法及其VLSI实现
- 2008年
- 饱和度增强的程度受制于其亮度,因而亮度可以作为饱和度自适应的因子。肤色若使用基于亮度的自适应色彩饱和度增强算法,则由于其饱和度增强效果过于明显而显得不自然。所以进一步识别肤色,需要对肤色采取另外的调整算法。为便于VLSI实现,对基于亮度的自适应色彩饱和度增强算法及肤色调整算法进行了改进并加以整合,并采取了权重插值的方法来减弱肤色及非肤色区域分别采用各自的算法进行调整所带来的图像不连续问题。实验证明,采用该算法能取得更好的视觉效果,并易于VLSI实现。
- 陈孟儒张宇弘
- 关键词：亮度超大规模集成电路
- 一种高效的Verilog预处理工具的实现
- 2008年
- 使用Perl语言,采用面向对象的编程(OOP)方法,讨论了一种Verilog预处理工具的设计.这种设计,使该预处理工具能支持多进程预处理,允许同时处理多个文件,从而提高了预处理的效率.本设计由多个函数构成,并且采用Package形式对预处理工具进行封装,外界环境通过调用Package里面的函数进行预处理,以及间接访问Package的内部数据结构.实验结果表明,该预处理工具能完全实现Verilog预处理的功能,与非OOP设计的预处理工具比较,OOP方法明显提高了预处理工具的效率.
- 蒋辉张宇弘
- 关键词：VERILOG硬件描述语言面向对象的编程
- 行为逻辑层上的SOC低功耗设计
- SOC是现在和将来集成电路发展的主要方向,并将成为未来集成电路产业的主要支柱.随着设计规模的急剧扩大,功耗成为电子产品的关键指标.低功耗已经成为SOC设计的主要挑战.该文主要从可综合的逻辑层以上的设计层次来进行SOC低功...
- 张宇弘
- 关键词：IP设计嵌入式处理器参数设计动态电压缩放
- XI仪器接口电路设计的集成化方法被引量：1
- 2001年
- 随着近年来大规模可编程逻辑器件技术的发展 ,为了提高设计的灵活性、可靠性和复用性 ,以A16/D16型寄存器基仪器为例 ,提出了VXI仪器通用接口电路模块的集成化设计方法 ,结论可以推广到一般的A2 4和A32仪器 。
- 高昆刘莉张宇弘
- 关键词：CPLDFPGAVXI接口电路设计
- 集成电路智权芯核(IP)设计标准化研究被引量：2
- 2002年
- 基于智权(IP)芯核的设计已经成为系统芯片(SoC,System-on-Chip)的主要设计方法。但是目前的IP核设计还没有达到标准化,这给IP核集成设计带来了极大不便。本文说明了IP核标准化的一般性规则,并根据IP核的存在形式分别讨论了软核、硬核和模拟核设计所需遵循的规则。
- 张宇弘沈海斌何乐年汪乐宇严晓浪
- 关键词：集成电路核设计逻辑仿真测试向量仿真平台设计者
