您的位置： 专家智库 > >

周玉明

作品数：1 被引量：0H指数：0
供职机构：成都学院更多>>
相关领域：机械工程更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇机械工程

主题

  • 1篇加法器
  • 1篇VHDL
  • 1篇DDS
  • 1篇II

机构

  • 1篇成都学院
  • 1篇四川农业大学
  • 1篇西华大学

作者

  • 1篇胡建东
  • 1篇王静梅
  • 1篇周玉明
  • 1篇李萍
  • 1篇吴昌东

传媒

  • 1篇化工自动化及...

年份

  • 1篇2013
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
一种位串行加法器的设计
2013年
针对CPU、MCU及DSP等电子器件中,传统加法器在一个时钟内能运算的位数越多,半加器的个数必须相应增加,导致加法器体积成倍增大的问题,提出一种不受操作数位数限制的串行输入/输出操作数和运算结果的加法器,重点介绍基于非常高速集成电路硬体描述语言的设计与实现方法。
胡建东吴昌东王静梅李萍刘勇材周玉明
关键词：IIDDS
全选 清除 导出
共1页<1>
聚类工具0