2024年12月24日
星期二
|
欢迎来到佛山市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
姜少华
作品数:
2
被引量:0
H指数:0
供职机构:
南开大学
更多>>
发文基金:
天津市科技攻关项目
更多>>
相关领域:
电子电信
更多>>
合作作者
王彬
南开大学信息技术科学学院电子科...
李颖
南开大学信息技术科学学院电子科...
高清运
南开大学信息技术科学学院电子科...
陈浩琼
南开大学信息技术科学学院电子科...
秦世才
南开大学信息技术科学学院电子科...
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
领域
2篇
电子电信
主题
2篇
时钟
2篇
时钟产生
2篇
时钟产生器
2篇
锁相
2篇
锁相环
2篇
产生器
1篇
带宽
1篇
电荷泵
1篇
亚微米
1篇
亚微米工艺
1篇
微米
1篇
微米工艺
1篇
环路
1篇
环路带宽
1篇
集成锁相环
1篇
鉴频
1篇
鉴频鉴相器
1篇
鉴相
1篇
鉴相器
1篇
VCO
机构
2篇
南开大学
作者
2篇
姜少华
1篇
秦世才
1篇
陈浩琼
1篇
高清运
1篇
李颖
1篇
王彬
传媒
1篇
南开大学学报...
年份
2篇
2004
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
用于48MHz时钟产生器CMOSPLL
2004年
本文报导一个用于48M Hz时钟产生器的锁相环.该PLL采用0.25μm n-well CMOS工艺,在2.5V供电电压下,其静态电流为1.44mA.有效版图面积为600μm·335μm.
姜少华
王彬
陈浩琼
李颖
高清运
秦世才
关键词:
时钟产生器
锁相环
VCO
基于亚微米工艺的集成锁相环的研究、设计与实现
锁相的概念是在19世纪30年代提出的,而且很快在电子学和通信领域中获得广泛应用.尽管基本锁相环白其出现之日起几乎保持原样,但是使用不同技术制作及满足不同应用要求的锁相环的实现一直给设计者提出挑战<'[1]>.在目前的电子...
姜少华
关键词:
集成锁相环
电荷泵
鉴频鉴相器
环路带宽
时钟产生器
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张