您的位置: 专家智库 > >

文献类型

  • 2篇期刊文章
  • 1篇学位论文
  • 1篇专利

领域

  • 3篇电子电信

主题

  • 2篇阵列
  • 2篇互连
  • 2篇FPGA
  • 1篇电路
  • 1篇映射
  • 1篇映射方法
  • 1篇阵列结构
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇芯片
  • 1篇门阵列
  • 1篇进化
  • 1篇可编程门阵列
  • 1篇互连设计
  • 1篇回线
  • 1篇RESOUR...
  • 1篇ROUTIN...
  • 1篇CHIP
  • 1篇DESIGN...
  • 1篇FDP

机构

  • 4篇复旦大学

作者

  • 4篇张火文
  • 2篇陈利光
  • 2篇黄均鼐
  • 2篇来金梅
  • 2篇童家榕
  • 1篇王建
  • 1篇余慧
  • 1篇屠睿
  • 1篇曾韡
  • 1篇王亚斌
  • 1篇郑国祥
  • 1篇王元
  • 1篇卢海舟
  • 1篇吴芳
  • 1篇申秋实
  • 1篇潘光华
  • 1篇卜海祥
  • 1篇李楠

传媒

  • 1篇Journa...
  • 1篇固体电子学研...

年份

  • 3篇2009
  • 1篇2008
4 条 记 录,以下是 1-4
排序方式:
0.18um 10万门FPGA通用可编程互连设计与测试
FPGA独特的可重构计算技术不仅能够降低数字系统的开发风险与开发成本、缩短上市时间,而且通过动态编程、远程在线重构等技术可以有效地降低系统的维护升级成本,因此在通讯、多媒体、工业控制、数值计算等领域得到了广泛的应用。在F...
张火文
关键词:现场可编程门阵列FPGA测试
文献传递
MUX-buffer开关互连结构的FPGA芯片I/O互连设计被引量:1
2009年
硬件结构及电子设计的质量是决定FPGA性能的两个重要因素。针对这两个方面,提出了一种通用的FP-GA芯片I/O互连结构,利用"回线"的终端互补原理对各种互连线的悬空终端进行连接。根据所提出的I/O互连结构的特点,在较少编程点的前提下,减少传输管级联个数,对多路选择器和缓冲器进行优化,提出了一种节省芯片面积且速度较快的基于MUX-Buffer结构的布线开关。该结构已在FPGA芯片中实现,对I/O互连的仿真及测试结果表明,所提出的结构及电路实现具有很好的延时可预测性,与常规MUX结构相比,面积-延时乘积降低了10%左右。
张火文黄均鼐李楠郑国祥曾韡
关键词:回线布线开关
一种虚拟FPGA结构建模及其映射方法
本发明提出了一种基于n输入LUT的可进化虚拟FPGA结构模型的建模及其映射方法,它以任意n输入LUT作为电路进化的基本单元,并由这样的基本单元组成一个虚拟FPGA阵列结构;对2~5输入LUT的各种虚拟FPGA结构模型进行...
来金梅卜海祥张火文陈利光童家榕
文献传递
Design and Implementation of an FDP Chip被引量:1
2008年
A novel Fudan programmable logic chip (FDP) was designed and implemented with a SMIC 0. 18μm CMOS logic process. The new 3-LUT based logic cell circuit increases logic density about 11% compared with a traditional 4-input LUT. The unique hierarchy routing fabrics and effective switch box optimize the routing wire segments and make it possible for different lengths to connect directly. The FDP contains 1,600 programmable logic cells, 160 programmable I/O, and 16kbit dual port block RAM. Its die size is 6. 104mm× 6. 620mm, with the package of QFP208. The hardware and software cooperation tests indicate that FDP chip works correctly and efficiently.
陈利光王亚斌吴芳来金梅童家榕张火文屠睿王建王元申秋实余慧黄均鼐卢海舟潘光华
共1页<1>
聚类工具0