您的位置: 专家智库 > >

张戈

作品数:29 被引量:38H指数:3
供职机构:中国科学院重庆绿色智能技术研究院更多>>
发文基金:国家高技术研究发展计划国家自然科学基金国家重点基础研究发展计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 15篇期刊文章
  • 10篇专利
  • 3篇科技成果
  • 1篇学位论文

领域

  • 15篇自动化与计算...
  • 5篇电子电信

主题

  • 16篇处理器
  • 11篇功耗
  • 6篇低功耗
  • 6篇多核
  • 5篇电路
  • 5篇多核处理
  • 5篇多核处理器
  • 5篇龙芯
  • 4篇数字逻辑
  • 4篇数字逻辑电路
  • 4篇通用处理器
  • 4篇逻辑电路
  • 4篇门控
  • 4篇功耗评估
  • 3篇虚拟化
  • 3篇系统虚拟化
  • 3篇漏电功耗
  • 3篇浮点
  • 2篇单精度
  • 2篇低功耗设计

机构

  • 27篇中国科学院
  • 9篇中国科学院研...
  • 6篇中国科学院重...
  • 3篇龙芯中科技术...
  • 2篇中国科学技术...
  • 2篇苏州中科集成...
  • 2篇北京龙芯中科...
  • 1篇中国科学院大...

作者

  • 29篇张戈
  • 13篇胡伟武
  • 5篇黄琨
  • 4篇齐子初
  • 3篇刘奇
  • 3篇台运方
  • 3篇凡启飞
  • 3篇章隆兵
  • 3篇蔡万伟
  • 3篇曾洪博
  • 2篇王君
  • 2篇杨旭
  • 2篇刘晓飞
  • 2篇苏丹
  • 1篇王茹
  • 1篇韩承德
  • 1篇徐君
  • 1篇杨梁
  • 1篇陈勇源
  • 1篇马可

传媒

  • 5篇高技术通讯
  • 3篇计算机研究与...
  • 3篇计算机辅助设...
  • 1篇计算机学报
  • 1篇软件学报
  • 1篇自然科学进展
  • 1篇中国集成电路

年份

  • 1篇2017
  • 1篇2016
  • 1篇2014
  • 2篇2013
  • 1篇2012
  • 2篇2011
  • 3篇2010
  • 7篇2009
  • 5篇2008
  • 2篇2007
  • 4篇2006
29 条 记 录,以下是 1-10
排序方式:
一种处理器及其降频装置和方法
本发明公开了一种处理器及其降频装置和方法。该降频装置包括一多位状态转换机,一多路选择器,一降频系数寄存器,以及一门控时钟电路。该降频装置接收原始时钟并实时读取降频系数寄存器的值,通过对原始时钟进行门控处理,从而完成对原始...
胡伟武张戈
文献传递
基于MIPS架构的异构内存虚拟化方法研究被引量:2
2013年
针对传统的同构内存虚拟化方法缺乏平台扩展性,在非X86处理器平台上性能较差的问题,研究了影响虚拟机内存性能的几个因素,并基于MIPS架构处理器提出了异构内存虚拟化方法,在不增加软件复杂度的前提下,提高了内存虚拟化性能。该方法基于对同构内存虚拟化的性能瓶颈的分析,通过修改虚拟机内存管理单元(MMU)降低软件维护开销;采用宿主机与客户机共享页表的方法提升访存的异常处理速度。该方法在龙芯3号处理器的系统虚拟机KVM-LOONGSON上得到实现。测试结果表明,该方法可以显著提升各类应用程序的性能,相比同构内存虚拟化方法,性能可以提升50%到700%,达到本地执行性能的71%~97%。
蔡万伟台运方刘奇张晓辉张戈
关键词:系统虚拟化内存虚拟化KVMMIPS
系统虚拟化中指令去特权化的软硬件协同设计
2012年
提出了一种软硬件协同设计的去特权化方式,用来减少系统虚拟机中特权指令和敏感指令产生的额外开销。其主要思想是使用修改操作系统源代码的软件去特权化方式减少敏感指令的额外开销,使用修改硬件方式减少非敏感指令的特权指令的额外开销。两者配合使用可最大限度减少虚拟机中这两类指令的额外开销,从而能提高系统虚拟机性能。在MIPS架构CPU的测试板上的实验显示,使用这种方法之后虚拟机的特权指令和敏感指令造成的异常数减少了近97%,同时SPECCINT2000测试集中大部分程序性能提升100%以上。
台运方蔡万伟刘奇张戈章隆兵
关键词:虚拟化软硬件协同设计
一种半导体集成电路装置及其可靠性测试装置和测试方法
本发明公开了本发明公开了一种半导体集成电路装置及其可靠性测试装置和测试方法。该电路装置包括一个二选一电路模块,三个触发器以及一个表决器。其在实现存储节点三模冗余的同时实现了扫描触发器的功能,以简单的数字逻辑电路和较小的代...
杨旭张戈胡伟武
文献传递
嵌入式处理器中的寄存器堆延迟写回技术被引量:1
2009年
为了降低嵌入式处理器中寄存器堆的功耗,提出一种基于限制取指的寄存器堆延迟写回技术.对于嵌入式处理器,传统的寄存器堆延迟写回技术带来的效果并不明显,文中根据处理器前端比后端快的特点,采用限制取指技术提高寄存器堆延迟写回的效果,不仅大幅度地消除了对寄存器堆不必要的写操作,同时也降低了处理器前端的功耗.FPGA平台上的实验结果表明:在不影响程序性能的情况下,应用该技术后,EEMBC程序对定点寄存器堆的写操作减少了35%,对ICache的访问减少了15%,且没有额外的开销.
凡启飞张戈徐翠萍
关键词:嵌入式处理器寄存器堆
片上多处理器的低功耗系统结构研究
张戈张锋杨梁徐君范宝侠曹非王焕东郝守青齐子初凡启飞张逸溦王茹段玮
(1)在片上多处理器的结构级功耗评估技术方面,研究了多核处理器中基本功能电路的功耗建模方法,搭建了基本功能块的物理实现与功耗提取实验板平台,建立了多核结构及功耗模拟器。(2)在动态自适应低功耗处理器核结构方面,以“按需计...
关键词:
关键词:片上多处理器模拟器
高性能通用处理器中的漏电功耗优化被引量:3
2006年
针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在.由此结合一款高性能通用处理器———龙芯2号的具体设计,对该处理器主要数据通路模块进行了输入向量控制,并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法.实验结果表明,以上方案能够使得处理器的主要数据通路的漏电功耗减少近27%,同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势.
张戈胡伟武
关键词:微处理器设计低功耗设计漏电功耗模拟退火算法
纳米级工艺下多处理器功耗评估与优化技术被引量:2
2008年
随着处理器设计进入纳米级工艺,功耗不可避免地成为阻碍摩尔定律继续快速前进的主要因素之一。与此同时片上多核处理器(Chip Multiple Processors——CMP)已成为当今处理器设计的主流。本文主要从体系结构设计的角度,对纳米级工艺下片上多核处理器的功耗评估方法及不同构件的低功耗技术进行概括性介绍,为目前片上多核处理器的结构设计提供参考。
张戈张量杨荣秋
关键词:片上多核处理器低功耗
基于物理反标的处理器功耗建模与评估方法被引量:3
2007年
将基于综合的处理器作为主要研究对象,通过参数化RTL和物理反标的方法对处理器中的基本单元块提取出功耗值并组成功耗模型库;将处理器各模块映射为基本单元块的组合,利用性能模拟器统计出的模块翻转信息,从而对处理器的功耗做出快速准确的评价.实验结果表明,该方法可以做到与门级网表的真实功耗值误差不到10%,且速度开销很小.
黄琨张戈王君曾洪博
关键词:功耗评估高性能处理器
一种浮点乘法器及其兼容双精度和双单精度计算的方法
本发明涉及一种浮点乘法器及其兼容双精度和双单精度计算的方法,包括双单精度连续编码填充单元,第一选择器,基2的波茨编码器,13:2的压缩树,14:2的压缩树,48比特加法器,4:2的压缩复合树,第二选择器,106比特加法器...
齐子初张戈胡伟武
文献传递
共3页<123>
聚类工具0