薛忠杰
- 作品数：41 被引量：84H指数：6
- 供职机构：中国电子科技集团第五十八研究所更多>>
- 发文基金：国防科技重点实验室基金江苏省自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种ROM-Less的流水线型DDS设计被引量：3
- 2007年
- 本文介绍一种ROM-Less直接数字频率合成器设计。利用正弦多项式近似直接产生数字正弦波,而无需限制相幅转化速度的ROM.。其数字部分采用流水线结构,可以实现高速,小芯片面积,并且可以得到约为-85dBc的无杂散动态范围,提高了整个DDS系统的性能。关键字:直接数字频率合成器;ROM-Less;多项式近似;
- 张汉富邵磊薛忠杰
- 关键词：直接数字频率合成器
- 基于改进CORDIC算法的DDS设计被引量：2
- 2010年
- CORDIC算法由于其高速度和高精度而被广泛应用于直接数字频率合成器(DDS)等数字通信电路领域。在传统CORDIC算法的基础上,对CORDIC算法进行改进,减小了传统CORDIC算法所需的ROM空间,提高了电路运行速度;完成了DDS电路的设计。采用Altera公司Cyclone Ⅱ系列芯片EP2C5AF256A7进行FPGA验证,资源得到了节省。
- 王敏薛忠杰
- 关键词：直接数字频率合成器专用集成电路
- SOI SRAM灵敏放大器中动态体放电技术研究被引量：2
- 2006年
- 在SOI SRAM锁存器型灵敏放大器中,设计了一对小的下拉管,用来动态地释放交叉耦合反相器中N管上的体电荷。这种动态体放电的方法有效地解决了部分耗尽SOI CMOS器件体电位不匹配的问题,得到了可重复性低阈值电压,提高了SRAM的读取速度。
- 赵琳娜潘培勇陶建中薛忠杰
- 关键词：绝缘体上硅SRAM灵敏放大器
- 一种应用于串行通信中抗噪声接收电路的设计
- 2008年
- 文章实现了一种应用于串行通信中的抗噪声接收电路的设计。UART被广泛应用于在远端设备之间进行串行通信,传统接收电路在位周期的中央对信号进行采样,但是由于各种随机噪声的干扰,会引起数据采样错误,造成通信出错。文章提出的设计方法是利用一个累加器在一个特定窗口周期内对串行数据进行采样并累加,再根据累加和判断出窗口期内正确数据位,从而滤去串行线路上的噪声得到纯净的串行数据,这大大增强了串行通信的可靠性。文章利用Quartus软件对设计进行编译、综合、仿真。仿真结果表明该电路能有效滤去串行线路上噪声,极大增强了接收电路的抗噪声性能。
- 周建华薛忠杰
- 关键词：抗噪声串行通信现场可编程门阵列
- 一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构
- 本实用新型涉及一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构，其包括SOI基板，SOI基板包括硅膜；硅膜的上部刻蚀有沟槽，沟槽内的侧壁及底部生长有第一隔离层，第一隔离层对应于位于沟槽槽底的中心区刻蚀形成生长窗口，沟槽...
- 周昕杰罗静薛忠杰于宗光
- 文献传递
- SOI/CMOS集成电路电源与地之间的ESD保护结构
- 本发明涉及一种SOI/CMOS集成电路电源与地之间的ESD保护结构，其包括SOI基板，所述SOI基板包括硅膜；所述硅膜上设置有源区，所述有源区的外圈设有隔离区；所述有源区包括第一导电类型扩散区，所述第一导电类型扩散区的外...
- 罗静薛忠杰周昕杰胡永强周毅
- 文献传递
- 一种基于状态保存机制的抗单粒子锁存结构
- 本实用新型涉及一种基于状态保存机制的抗单粒子锁存结构，其包括信号延时电路及抗单粒子锁存电路；信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度；抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号...
- 周昕杰薛忠杰王栋罗静徐睿周毅
- 文献传递
- 大容量SRAM中长互连线RC延迟的高速译码电路的研究被引量：2
- 2006年
- 文章分析了CMOS逻辑门驱动长互连导线时产生的延迟情况,并给出了驱动的延迟模型。在此基础上提出一种新的考虑RC延迟时高速CMOS逻辑链的设计方法。并使用上述方法设计出一款4Mb SRAM的高速译码电路。仿真表明在大扇出、大负载、长互连线的情形下,电路延迟时间仅有1.85ns。比传统的使用等效电容的优化方法快出0.12ns,电路面积节约30%,并且功耗明显的降低。
- 李天阳黄义定石乔林薛忠杰
- 关键词：CMOS电路优化SRAM译码器
- 一种基于状态保存机制的抗单粒子锁存结构
- 本发明涉及一种基于状态保存机制的抗单粒子锁存结构，其包括信号延时电路及抗单粒子锁存电路；信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度；抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号延时...
- 周昕杰薛忠杰王栋罗静徐睿周毅
- 文献传递
- 一种改进的GCNMOS ESD保护结构
- 本文提出了一种利用栅极耦合技术的改良型GCNMOS抗ESD设计技术,并将该技术的实际应用结构与传统的栅极接地结构进行了对比和实验,在TSMC 0.25工艺流片后测试抗ESD能力可达8kV。
- 单悦尔薛忠杰于宗光
- 关键词：集成电路芯片设计
- 文献传递
