您的位置: 专家智库 > >

舒平平

作品数:9 被引量:24H指数:3
供职机构:云南大学更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 5篇期刊文章
  • 3篇专利
  • 1篇学位论文

领域

  • 6篇自动化与计算...
  • 1篇电子电信

主题

  • 5篇基于FPGA
  • 3篇发生器
  • 2篇移位寄存器
  • 2篇伪随机
  • 2篇伪随机序列
  • 2篇线性反馈移位...
  • 2篇解码
  • 2篇解码器
  • 2篇可配置
  • 2篇反馈移位寄存...
  • 2篇FPGA
  • 1篇信号
  • 1篇信号发生
  • 1篇信号发生器
  • 1篇虚拟逻辑分析...
  • 1篇序列发生器
  • 1篇硬件
  • 1篇硬件结构
  • 1篇硬件描述语言
  • 1篇硬件验证

机构

  • 9篇云南大学

作者

  • 9篇舒平平
  • 8篇杨军
  • 7篇赵嘎
  • 4篇王小军
  • 3篇杜琛
  • 3篇王小军
  • 3篇陈成
  • 3篇张伟平
  • 2篇董寅
  • 2篇张凯
  • 1篇李剑
  • 1篇宋鸣
  • 1篇张凯

传媒

  • 4篇云南大学学报...
  • 1篇实验科学与技...

年份

  • 1篇2014
  • 8篇2012
9 条 记 录,以下是 1-9
排序方式:
基于FPGA的曼彻斯特编码DSG的设计与实现被引量:7
2012年
利用可编程门阵列(FPGA)技术的可重构性与灵活性,设计实现了一种数据率可调、具有曼彻斯特编码功能的数字信号发生器。该信号发生器结合了数字信号发生器和曼彻斯特编码的优点,弥补了信号发生器不具备曼彻斯特编码功能的不足。该系统采用硬件描述语言VHDL进行设计,使用Quartus II 8.0进行综合布线,最终适配到DE2开发板并用示波器等设备进行了验证测试。整个设计硬件结构简单、占用逻辑器件资源少、可靠性高、灵活性强、适应性好,具有一定的理论价值和应用前景。
舒平平王小军赵嘎杨军
关键词:曼彻斯特编码数字信号发生器
基于FPGA的便携式逻辑分析仪
本设计针对当前卡式虚拟逻辑分析仪需要依赖计算机的不足,采用实时性、可重构性及可靠性好的FPGA技术设计并实现了一个便携式的逻辑分析仪。此逻辑分析仪支持3种采样模式,10种不同采样频率;并且具有6个采样通道,每个通道均支持...
杨军王小军舒平平赵嘎陈成李剑孔延兵杜琛
文献传递
基于FPGA的SLC-LSCMA算法的波束形成器的设计与实现
2012年
以SLC-LSCMA算法为基础,利用该算法的高稳定性和快速收敛的特性,设计实现了一个16元均匀圆阵的波束形成器;该波束形成器利用复数乘法器和累加器实现复输入信号和复加权因子的相乘和累加,与传统算法准则设计的波束形成器相比具有消耗硬件资源少、运算速度快等特点.该波束形成器采用硬件描述语言Verilog HDL设计,利用QuartusⅡ8.0进行了综合和布线,最终以Altera公司的EP2C35F672C6芯片为下载目标,其时序仿真可稳定工作在50MHz的时钟频率下.本设计可广泛应用于移动通信和卫星通信领域.
张凯王小军舒平平杨军
关键词:波束形成器智能天线FPGA
基于FPGA的可配置伪随机序列发生器的设计与实现被引量:9
2012年
设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用QuartusⅡ8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.
赵嘎王小军宋鸣舒平平杨军
关键词:伪随机线性反馈移位寄存器M序列
一种并行可调节的伪随机序列发生器设计
一种可多位并行输出,数据率可调节,m序列级数可配置的伪随机序列发生器。其包括:一个可调节级数的线性反馈移位寄存器组,用于产生特定级数的伪随机序列;一个多路控制器,用于产生多个移存器的级数控制信号;一个数据率控制装置,控制...
杨军赵嘎王小军舒平平张伟平董寅陈成张凯杜琛
文献传递
基于FPGA的IMA-ADPCM编/解码器的设计与实现被引量:8
2012年
详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和CycloneⅢ、StartixⅢ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯片的资源、硬件结构简单、可靠性高,具有良好的应用前景.
王小军赵嘎舒平平杨军
关键词:FPGAPCM解码
一种片上可配置安全网络适配器的设计与实现被引量:1
2012年
为了满足当前高速网络传输处理中安全性与实时性的要求,以AES-128/192/256算法为基础,设计了一种采用流水可重构技术的AES加/解密IP核,并通过SOPC技术将该IP核、Nios II处理器、网络控制器等功能模块与外围设备进行集成,实现了一个可根据具体应用资源多少与安全系数要求而灵活配置的片上网络适配器.本设计采用硬件描述语言VHDL设计,利用QuartusⅡ8.0进行了综合与布线,最后在DE2实验平台上进行下载测试验证.整个设计硬件结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络信息安全领域.
张伟平赵嘎舒平平杨军
关键词:网络适配器AESSOPCIP核
一种基于FPGA的双核FFT处理器的设计与实现
数字信号的处理中滤波、相关、卷积、谱估计等,很多算法都能够转换成离散傅里叶变换来实现,而快速傅里叶变换是DFT的快速算法,它既可以对DFT的正变换进行计算,也可以对DFT的逆变换进行计算,具有广泛的应用。  现场可编程门...
舒平平
关键词:现场可编程门阵列双核处理器布局布线并行化
基于FPGA的IMA-ADPCM编解码IP核的设计实现
本发明从IMA-ADPCM的基本原理入手,分模块逐步剖析各部分功能,利用Verilog硬件描述语言编程设计实现了一个基于FPGA的可灵活配置的IMA-ADPCM编解码IP核。通过仿真测试和不同芯片的实际验证,确保此编解码...
杨军王小军赵嘎舒平平张伟平董寅陈成张凯杜琛
文献传递
共1页<1>
聚类工具0