您的位置： 专家智库 > >

姚亚峰

作品数：34 被引量：103H指数：6
供职机构：中国地质大学机械与电子信息学院更多>>
发文基金：国家自然科学基金湖北省自然科学基金中央高校基本科研业务费专项资金更多>>
相关领域：电子电信自动化与计算机技术天文地球电气工程更多>>

合作作者

文献类型

  • 34篇中文期刊文章

领域

  • 29篇电子电信
  • 3篇自动化与计算...
  • 1篇天文地球
  • 1篇电气工程
  • 1篇文化科学

主题

  • 12篇电路
  • 12篇信号
  • 11篇电路设计
  • 11篇信号处理
  • 7篇阵列
  • 7篇数字信号
  • 7篇数字信号处理
  • 6篇接口协议
  • 5篇可编程逻辑
  • 5篇可编程逻辑门...
  • 5篇CORDIC
  • 4篇坐标旋转数字...
  • 4篇查找表
  • 3篇数字锁相
  • 3篇数字锁相环
  • 3篇锁相
  • 3篇锁相环
  • 3篇全数字
  • 3篇全数字锁相环
  • 3篇现代信号处理

机构

  • 34篇中国地质大学
  • 1篇武汉职业技术...
  • 1篇武汉软件工程...
  • 1篇中南大学
  • 1篇中国电子科技...
  • 1篇中国电子科技...
  • 1篇中国电子科技...
  • 1篇重庆吉芯科技...

作者

  • 34篇姚亚峰
  • 9篇霍兴华
  • 5篇陈朝
  • 4篇侯强
  • 4篇王巍
  • 4篇周群群
  • 3篇陈海腾
  • 3篇刘建
  • 3篇陈登
  • 3篇李谋辉
  • 3篇谭宇
  • 3篇欧阳靖
  • 2篇郭金翠
  • 2篇曹永敏
  • 2篇吴让仲
  • 2篇贾茜茜
  • 1篇陶加祥
  • 1篇付东兵
  • 1篇周峰
  • 1篇李雪

传媒

  • 6篇电子器件
  • 5篇电视技术
  • 4篇电子技术（上...
  • 3篇哈尔滨工业大...
  • 3篇华中科技大学...
  • 3篇湖南大学学报...
  • 1篇电讯技术
  • 1篇半导体技术
  • 1篇华南理工大学...
  • 1篇测控技术
  • 1篇微电子学
  • 1篇西安电子科技...
  • 1篇大地测量与地...
  • 1篇电子设计工程
  • 1篇智能计算机与...
  • 1篇中国科技经济...

年份

  • 2篇2023
  • 1篇2022
  • 1篇2021
  • 1篇2020
  • 6篇2019
  • 3篇2018
  • 6篇2017
  • 6篇2016
  • 1篇2015
  • 5篇2014
  • 1篇2012
  • 1篇2011
共 34 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
如何发挥大学班主任在班级建设中的作用
2016年
当前社会中大学生各种问题层出不穷,作为班主任有责任和义务为学生提供一个更舒适的成长环境,建设一个具有凝聚力和良好发展环境的班集体。从切实遇到的班级建设问题出发,分析了当前班级建设的困难,并给出了落实班主任工作的一些解决办法,帮助学生更有意义的度过自己的大学生活。旨在从各方面为大学生提供一个适应于未来的更好的环境。
姚亚峰郭金翠陈朝
关键词：大学生班级建设班主任工作
基于AES和混沌加密的红外测温图像混合加密系统的研究与设计被引量：1
2020年
在泛在电力物联网的迅速发展的时代,如何让物联网变得更安全可靠成为了当代信息安全领域的研究热门。本研究以网络信息安全问题为切入点,利用了AES(Advanced Encryption Standard)算法混淆密码的功能,以及混沌加密算法在生成序列时的伪随机性,提出了一种将AES加密与混沌加密混合的新型加密算法。以电气红外图像为示例,通过Matlab完成了对示例图像的混合加密。为了验证混合加密算法的安全性,实验以相邻像素相关性和直方图为评估标准,数据表明混合加密算法比单方面的AES加密算法的安全性更高,其应用前景更加广阔。
吴沐阳姚亚峰唐义
关键词：AES加密混沌加密
基于JESD204B的接收端数据链路层设计与实现被引量：6
2019年
行业新标准JESD204B支持高达12.5 Gbit/s串行传输速率,是解决数据转换器与逻辑器件之间高速数据传输问题的主流接口。采用四字节并行处理方案实现了JESD204B协议接收端数据链路层电路,完成协议功能的同时将电路工作时钟频率由1.25 GHz降低到312.5 MHz,使其能在CMOS工艺下使用标准数字电路设计流程实现。将Verilog HDL实现的电路与XILINX JESD204B 6.1v版本的发送端IP核进行对接,验证了该方案的可行性。在Design Compiler平台上,采用65 nm LP CMOS工艺数字标准单元库,对设计方案进行了综合评估。实验结果表明,该方案在工作频率和功能方面均能满足JESD204B协议规范。
付东兵焦阳徐洋洋邱雅倩姚亚峰
关键词：数据链路层高速串行接口
JESD204B协议中自同步加解扰电路设计与实现被引量：5
2017年
作为JEDEC最新修订的AD/DA串行传输协议,JESD204B采用自同步扰码对数据链路层原始信号进行随机化转换,有效地避免了杂散频谱产生,减少了物理层误码概率。本文基于经典状态机结构对JESD204B协议中自同步加扰及解扰电路进行设计实现,文章阐述了协议中自同步扰码的原理细节,提出了一种加扰与解扰状态电路的设计方案,最终对该方案进行实现、仿真与综合。仿真与综合结果表明该方案充分兼容协议控制信号,功能完全符合协议要求,增强了加解扰电路的稳定性与容错性,同时提高了电路的处理效率,可应用于JESD204B高速串行接口电路设计中。
欧阳靖姚亚峰霍兴华谭宇
关键词：电路设计
全奈奎斯特频带的正交数字上变频器设计
2017年
针对数字上变频器存在的功耗大、灵活性差等问题,提出一种低功耗的正交数字上变频器设计方案.采用先混频再进行插值调制的上变频结构,使信号频谱能灵活地搬移到奈奎斯特频带内的任意位置.改进后数字上变频器中的数字控制振荡器和插值滤波器都工作在较低频率上,达到了降低功耗的目的,而且插值滤波器采用了一种新颖的两路结构半带滤波器,将补零、滤波和调制功能融合在一起,通过简单地改变输入信号路径即可实现调制可编程.最后在Xilinx KC705开发套件上进行了仿真实现.仿真结果表明:该设计方案可使信号在全奈奎斯特频带范围内进行上变频,具有功耗低、应用灵活等特征,最高输出频率可达392 MHz,功耗降低33.3%,更加适合应用于高速低功耗的通信系统.
姚亚峰冯中秀陈朝周峰
关键词：数字上变频器半带滤波器插值可编程逻辑门阵列
一种改进 CORDIC 算法的反正切计算被引量：4
2019年
传统流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法的迭代周期固定,在实现反正切函数运算时存在硬件资源消耗过多、输出时延较长等问题,提出一种基于查找表的改进的CORDIC算法。该方法不仅通过缩减有效数据位宽、合并迭代等手段节省了剩余角度Z路径的计算量,而且还消除了的增益因子的影响,有效的减小了硬件资源消耗及电路面积。分别使用matlab以及XILINX ISE进行理论建模分析仿真以及实际验证,结果表明:改进CORDIC算法在保证输出精度前提下,电路工作速度有一定提高,输出时延也有所减少,寄存器消耗节省50.6%,有效的降低了硬件资源消耗,适合实时性强、硬件资源有限的现代通信应用场合。
李雪徐洋洋邱雅倩姚亚峰
关键词：坐标旋转数字计算机查找表现场可编程门阵列数字信号处理
基于JESD204B接口协议的组帧器电路设计被引量：3
2016年
随着数模转换器的转换速率越来越高,JESD204B串行接口逐渐成为芯片间数据传输的主流接口。在深入理解JESD204B协议中有关M、S、L、F参数规定和组帧原理的基础上,采用三级映射结构实现了一种通用的四字节组帧电路设计。该电路由于采用分级映射方法,方便实现JESD204B协议所规范的各种组帧模式,并通过采用四字节并行处理技术,降低了电路对系统时钟的要求,适合低成本CMOS工艺实现。电路综合结果表明,该组帧器符合JESD204B协议规定的性能指标要求,可应用于JESD204B串行接口电路的自主设计。
陶加祥王巍霍兴华姚亚峰
符合JESD204B接口协议的发送端电路设计
2016年
JESD204B协议规定的串行接口(Serdes接口)是ADC/DAC转换器与数字信号处理器之间进行数据传输和交换的新兴接口。对JESD204B接口协议规定的发送端电路进行了具体设计和实现。首先描述了协议对发送端电路的性能要求,然后给出了包含组帧器、控制器和数据链接层处理等三个主要电路模块的八通道发送端电路设计方案和具体实现过程。该设计还跟第三方IP核进行了对比仿真,结果表明,发送端电路能够完成协议规定功能,可直接应用于JESD204B协议规定的新兴接口电路设计。
王巍吴让仲孙金傲姚亚峰
关键词：发送端电路设计现代信号处理
GMSK调制器电路设计与FPGA实现被引量：3
2011年
分析了GMSK调制原理,设计了GMSK调制器的一种全数字实现电路。该电路采用查表法实现高斯滤波功能,采用CORDIC算法完成正交调制信号输出,具有电路规模小、精度可调、应用灵活等特点。该电路通过了FPGA验证并成功应用于TETRA集群通信系统。
李汉桥陈海腾姚亚峰
关键词：软件无线电数字调制数字信号处理电路设计
JESD204B接收系统同步技术研究与实现被引量：6
2018年
针对JESD204B协议规定的接收系统的同步问题,提出了一种针对子类1的四字节并行处理实现方案。将数据流中提取的控制信息与数据信息并行处理,简化了接收系统中各种同步的处理过程,同时将电路工作时钟频率从1.25 GHz降低到312.5 MHz,简化了CMOS实现工艺要求。采用Verilog HDL实现并与XILINX官方IP核进行了对接验证,还在Design Compiler平台采用TSMC 65 nm工艺进行综合,结果表明:该设计方案在功能,工作频率等方面均能够满足JESD204B协议要求。
宛强郭金翠王巍姚亚峰
关键词：通信技术同步技术高速串行接口
全选 清除 导出
共4页<1234>
聚类工具0