周丽丽
- 作品数：4 被引量：6H指数：1
- 供职机构：复旦大学更多>>
- 发文基金：海外青年学者合作研究基金国家教育部博士点基金国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- GHz微处理器的高速时钟网络设计
- 曾璇赵文庆卢婷婷杨贇金剑松王健周丽丽丁敏
- GHz时钟网络设计被列为21世纪集成电路物理设计的十大前沿问题之一，也是我国十五863计划和自然科学基金SOC重大研究计划的重要研究课题。在超深亚微米、特大规模GHz微处理器的设计中，该项目的研究内容为自动实现GHz时钟...
- 关键词：
- 关键词：集成电路设计
- GHz零时滞时钟树物理布图的虚拟通道布线算法被引量：1
- 2003年
- 随着集成电路技术的发展和GHz频率的应用需求 ,已有的基于线长或RC延迟模型的时钟树布图算法已不能适用 针对GHz频率宏模块中时钟树的平面布图 ,依据流水线技术 ,提出一种虚拟通道布线算法 ;根据时钟树的拓扑结构 ,分别进行粗略布线和虚拟通道内的布线调整 ,完成时钟树的平面布线
- 金剑松周丽丽赵文庆曾璇
- 关键词：布线技术
- 时钟延时及偏差最小化的缓冲器插入新算法被引量：5
- 2001年
- 本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源到各接收端点路径的延时函数值相等时 ,时钟偏差达到最小 .对一棵给定的时钟树 ,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器 ,通过优化缓冲器的位置实现时钟延时最小 ;通过调整缓冲器尺寸和增加缓冲器层数 ,实现时钟偏差最小 .
- 曾璇周丽丽黄晟周电李威
- 关键词：集成电路缓冲器插入VLSI
- 面向IP的GHz零时滞时钟树物理综合方法研究
- 现在的芯片技术已经到达几千万晶体管数量级、七层铜互连.连线上的电容电感效应随着信号频率的上升越来越突出,互连线延迟所占的比重已经超过了单元延迟的比重,时钟信号的偏差已经比系统的延时更加重要.对于高频时钟电路来说,很重要的...
- 周丽丽
- 关键词：时钟树布图芯片技术
- 文献传递
