您的位置: 专家智库 > >

中国科学院知识创新工程领域前沿项目(5408SF032001)

作品数:6 被引量:6H指数:1
相关作者:吴斌张振东周玉梅朱勇旭姜鑫更多>>
相关机构:中国科学院微电子研究所桂林电子科技大学电子科技大学更多>>
发文基金:中国科学院知识创新工程领域前沿项目更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇中文期刊文章

领域

  • 5篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇正交频分
  • 2篇正交频分复用
  • 2篇频分
  • 2篇频分复用
  • 2篇频偏
  • 2篇复用
  • 2篇WLAN
  • 1篇信道
  • 1篇译码
  • 1篇译码器
  • 1篇整数倍频偏
  • 1篇入网
  • 1篇时变信道
  • 1篇频域
  • 1篇自适应
  • 1篇无线
  • 1篇无线局域
  • 1篇无线局域网
  • 1篇相位
  • 1篇相位补偿

机构

  • 6篇中国科学院微...
  • 1篇桂林电子科技...
  • 1篇电子科技大学

作者

  • 6篇吴斌
  • 4篇朱勇旭
  • 4篇周玉梅
  • 4篇张振东
  • 2篇姜鑫
  • 1篇侯华俊
  • 1篇雷加
  • 1篇黑勇
  • 1篇陆荣

传媒

  • 2篇电子技术应用
  • 2篇微电子学与计...
  • 1篇电子测量技术
  • 1篇现代电子技术

年份

  • 1篇2011
  • 3篇2010
  • 2篇2009
6 条 记 录,以下是 1-6
排序方式:
802.11n单流基带系统研究
2010年
提出了一种依据802.11n规范的单流基带收发器系统算法模型,系统收发模型包括内接收机和外接收机,内接收机基于短训练序列完成帧同步和频率同步的联合估计与频率补偿,基于长训练序列完成符号细同步,采用LS方法实现信道估计,频率/相位联合跟踪和补偿确保内接收机的接收信号质量。外接收机分别采用Viterbi和LDPC完成信道译码设计,选择最小和的置信度传递算法进行LDPC设计,对LPDC和Viterbi的译码性能进行比较,在IEEE WLAN TGN信道条件下,对系统模型的误码率和误帧率进行仿真测试,结果表明,该基带系统算法达到系统设计指标需求。
吴斌周玉梅姜鑫朱勇旭张振东
关键词:无线局域网
WLAN时变信道下链路性能改进
2010年
在IEEE802.11n的MIMO信道模型基础上研究了时变信道下链路性能,提出了一种基于SNR动态调整调制编码方案(MCS)链路自适应方法。多普勒频移下利用基于长训练序列估计SNR动态调整MCS的方法来提高链路性能。仿真表明,该方法根据信道状况动态调整MCS,在数据吞吐率上有很大的提高。
朱勇旭吴斌张振东周玉梅
关键词:MIMO信道链路自适应WLAN
高精度OFDM整数频偏与符号同步频域联合估计算法被引量:3
2009年
针对OFDM载波同步中符号定时误差会严重影响传统整数倍频偏估计算法性能的问题,提出一种高精度整数倍频偏及符号细同步的频域联合估计算法。该算法通过将发送端经圆周移位及差分调制的频域训练序列与接收端经差分调制的频域训练序列做互相关,能够同时进行整数倍频偏的估计以及符号细同步。经在多径信道条件下仿真结果的验证,该算法能达到很高的估计精度。
侯华俊吴斌黑勇
关键词:正交频分复用整数倍频偏
一种针对802.11a/g/n系统的改进型残余频偏跟踪算法被引量:1
2010年
提出了一种适用于802.11a/g/n内接收机设计的改进型残余频偏跟踪算法,提出采用基于OFDM自带导频数据在频域进行残余频偏跟踪补偿的总体策略,采用逐次估计增量相位,对逐次估计相位和求平均,对总体相位迭代求和的方法,降低了噪声对估计精度的影响,并解决了估计相位超过[-π,π]范围的问题.全系统链路级仿真结果表明,算法能很好地降低接收机误码率.
吴斌朱勇旭张振东姜鑫周玉梅
关键词:正交频分复用残余频偏相位补偿
一种适用于广电双向改造的EoC MAC协议被引量:1
2009年
作为"数字电视网"的基础,有线电视网的双向化改造既是有线网络数字化的前提,又是有线电视网络走向"三网融合"的必经之路。针对有线电视网双向化改造工程,本文深入分析了我国有线电视网双向化改造的总体需求,提出了一种基于CCAS规范的EoCMAC协议;重点介绍了CCASMAC协议的层次架构和采用的关键技术,并给出了MAC协议的实现方案;最后介绍了自主设计开发的硬件板级验证平台。CCASMAC协议为EPON+EoC的双向改造模式的实施提供了更多的支持与选择。
陆荣雷加吴斌
关键词:接入网EOC介质访问控制
IEEE 802.11n LDPC译码的设计与实现被引量:1
2011年
提出了一种针对IEEE 802.11n准循环非规则LDPC译码器VLSI的设计方法.设计使用了交互信息存储器最小化设计策略,交互信息存储器与基矩阵有值点一一对应原则,最大程度减少了存储器的开销.校验节点处理采用了一种层次化偏置的最小项算法来降低复杂度,并选出合适的偏置量来提高译码器性能.采用SMIC 0.13μmCMOS工艺设计并实现了该译码器,在时钟频率为133.3MHz时,最大数据吞吐率为100Mb/s,功耗为73mW.
朱勇旭吴斌张振东周玉梅
关键词:LDPC译码器WLANIEEEASIC
共1页<1>
聚类工具0