您的位置: 专家智库 > >

国家自然科学基金(60776027)

作品数:9 被引量:20H指数:3
相关作者:邹雪城李思臻余凯余国义朱兆优更多>>
相关机构:华中科技大学东华理工大学国家数字交换系统工程技术研究中心更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信电气工程自动化与计算机技术政治法律更多>>

文献类型

  • 9篇中文期刊文章

领域

  • 7篇电子电信
  • 2篇电气工程
  • 2篇自动化与计算...
  • 1篇政治法律

主题

  • 2篇时钟
  • 2篇时钟信号
  • 1篇低功耗
  • 1篇电荷泵
  • 1篇电荷泵设计
  • 1篇电路
  • 1篇电源
  • 1篇多核
  • 1篇氧化物半导体
  • 1篇液晶
  • 1篇液晶显示
  • 1篇液晶显示器
  • 1篇运算跨导放大...
  • 1篇软启动电路
  • 1篇升压
  • 1篇升压转换器
  • 1篇数字控制
  • 1篇数字控制电路
  • 1篇双极互补金属...
  • 1篇通信

机构

  • 7篇华中科技大学
  • 2篇东华理工大学
  • 1篇国家数字交换...

作者

  • 5篇邹雪城
  • 2篇雷鑑铭
  • 2篇余国义
  • 2篇邓文娟
  • 2篇朱兆优
  • 2篇李思臻
  • 2篇余凯
  • 1篇童乔凌
  • 1篇吉立新
  • 1篇刘浩
  • 1篇甘泉
  • 1篇宁军
  • 1篇付秋
  • 1篇王文敏
  • 1篇刘国希
  • 1篇李皓

传媒

  • 3篇华中科技大学...
  • 1篇Journa...
  • 1篇微电子学与计...
  • 1篇微计算机信息
  • 1篇固体电子学研...
  • 1篇The Jo...
  • 1篇东华理工大学...

年份

  • 7篇2009
  • 2篇2008
9 条 记 录,以下是 1-9
排序方式:
基于高性能升压转换器的跨导误差放大器被引量:3
2008年
在分析峰值电流模式升压转换器原理的基础上,设计了一种结构新颖,高精度高性能跨导误差放大器。提出了将具有动态电流自补偿功能的基准电压电路复用为误差放大器输入级的新方法,克服了传统外接基准电压时误差放大器易受干扰和基准电路设计复杂的缺点,提高了误差信号精度和放大器跨导。设计了输出电阻可调电路,简化了补偿网络设计。电路用0.6μmBiCMOS工艺实现,测试表明:3V输入电压,1.2MHz工作频率下,误差放大器开环电压增益57dB,跨导322μS,输入偏置电流小于50nA;升压转换器输出电压15V,输出纹波小于5mV。
余凯邹雪城童乔凌李思臻
关键词:误差放大器基准电压升压转换器运算跨导放大器高性能
用于TFT-LCD驱动的高效率高性能电荷泵设计被引量:4
2008年
设计了一种用于TFT-LCD驱动的高效率高性能电荷泵.在分析了宽输入恒输出电荷泵原理的基础上,采用跟踪输入电压动态调整升压倍率的方法,克服了传统固定倍率电荷泵的效率随输入电压升高而大幅降低的缺点.提出了简单多倍率开关阵列及控制电路,采用了改进的三管复合开关减小静态功耗.电路用0.6μmBiCMOS工艺实现.测试表明:在输入电压2.7~5.5V,工作频率250kHz条件下,输出电压为5V,满载电流为25mA,平均效率提高了14%,最低效率提高了15%,静态电流为0.1mA,负载调整率为0.014%mA^-1.
余凯邹雪城余国义宁军
关键词:电荷泵低功耗
一种适用于DSP的安全模块的设计被引量:2
2009年
为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制.然后采用流水线技术对这种安全机制进行了硬件实现.利用Xilinx公司Virtex5系列的xc5vlx30-3ff324FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gb/s,满足DSP高实时性和大数据吞吐量的应用要求.
余国义李皓刘国希邹雪城付秋
关键词:DSPFPGAAES
光通信用10GHz CMOS八分频器设计
2009年
在比较反转触发器(TFF)的各种结构基础上,采用一种单时钟信号控制,实现高速分频的电路结构,设计实现了用于光通信中时钟数据恢复电路的八分频器。该八分频器使用动态负载,输出两路互补信号,采用SMIC0.18μm1P6M CMOS工艺,使用Cadence公司的Spectre仿真器进行模拟验证,实验结果证明,在电源电压为1.8V的情况下,该八分频器的工作速度10GHz、功耗仅为4.705mW。
邓文娟雷鑑铭朱兆优
关键词:光纤通讯
片内多核共享信箱的研究与设计
2009年
针对现代多CPU的微机保护装置中不同处理器之间的信息交互采用外置存储器,系统正常运行容易受到现场复杂电磁环境干扰的问题,采用了片内存储器实现多处理器之间的交互.以片内存储器为主体构建多核芯片的多层次存储结构,并采用基于消息机制的共享信箱完成处理器之间的信息交互.利用排队论模型详尽地分析了共享信箱中数据FIFO的性能与需求,继而推导出适用于多任务系统中数据FIFO的深度经验公式.
刘浩邹雪城王文敏吉立新
关键词:微机保护片内存储器消息通信
应用于DC-DC开关电源的数字控制软启动电路被引量:6
2009年
提出了一种应用于DC-DC开关电源的数字控制软启动电路,采用数字控制的分阶段电流限制实现DC-DC开关电源的软启动功能.采用直接限制电感电流峰值的方法避免DC-DC开关电源启动时产生的浪涌电流,有效地实现了输出电压快速、平稳地上升.将该电路集成于一款BUCK型开关电源控制器电路中,Hspice仿真结果表明:空载和带载情况下,开关电源在启动过程中电流和电压均呈分段阶梯式上升,在输出电容仅为22μF的情况下,输出电压能平稳过渡到正常模式,并且软启动时间可以根据不同的负载电流自动调节.该电路可集成于DC-DC开关电源控制芯片内部,不需要片外软启动电容,有效地降低了成本.
李思臻邹雪城甘泉
关键词:DC-DC开关电源软启动电路浪涌电流数字控制电路芯片
High performance white LED driver with single-wire serial-pulse digital dimming被引量:5
2009年
A high performance white light emitter diode (LED) driver based on boost converter with novel single-wire serial-pulse digital dimming (SWSP) is proposed. The driver uses external serial programmed pulses and internal clock to simplify brightness control By embedding a 5-bit digital analog converter (DAC) into the driver, wide dimming range is achieved. Moreover, a new dynamic slope compensation circuit is presented and other key circuits of the driver are optimized to get higher efficiency and fast transition response. A practical circuit is implemented with 0.6 um bipolar complementary-metal-oxide-semiconductor double-diffused-metal-oxide-semiconductor (BCD) technology. The simulation results show that the driver can provide both wide output current from 1.3 mA to 42 mA with 32-level digital dimming and higher efficiency up to 83% while it works at 1 MHz switching frequency with the input voltage variation from 2.7 V to 5.5 V.
YU Kai ZOU Xue-cheng LONG Shuang WANG Wei-xu
超高速CMOS动态负载分频器设计及研究
2009年
在比较反转触发器(TFF)的各种结构的基础上,给出了一种单时钟信号控制实现超高速分频的电路结构,以及具体设计过程。分频器使用动态负载,输出两路互补信号。采用SMIC 0.18um 1P6M CMOS工艺,在电源电压为1.8V的情况下,仿真实现了工作速度10GHz(可工作频率范围为1-13.5GHz)、功耗仅为3.1mW的二分频器,可用于超高速锁相环、时钟数据恢复设计中。
邓文娟雷鑑铭朱兆优
Security strategy of powered-off SRAM for resisting physical attack to data remanence
2009年
This paper presents a security strategy for resisting a physical attack utilizing data remanence in powered- off static random access memory (SRAM). Based on the mechanism of physical attack to data remanence, the strategy intends to erase data remanence in memory cells once the power supply is removed, which disturbs attackers trying to steal the right information. Novel on-chip secure circuits including secure power supply and erase transistor are integrated into conventional SRAM to realize erase operation. Implemented in 0.25μm Huahong-NEC CMOS technology, an SRAM exploiting the proposed security strategy shows the erase operation is accomplished within 0.2 μs and data remanence is successfully eliminated. Compared with conventional SRAM, the retentive time of data remanence is reduced by 82% while the operation power consumption only increases by 7%.
余凯邹雪城余国义王伟旭
关键词:SRAM
共1页<1>
聚类工具0