公共文化服务平台

全定制硬宏模块LIB验证方法: 本文介绍了一种全定制硬宏模块LIB的验证方法。该方法通过自动化程序的设计,查找LIB库文件中的时序信息,将查找出的时序信息反馈到模拟环境中,利用NanoSim模拟对比窗口判断在LIB库时序约束值条件下模块功能是否正确。模...; 董盟盟陈跃跃李振涛

一种低功耗低偏斜的无缓冲谐振时钟分布网络设计被引量：2: 2013年; 作为下一代时钟分布技术的有力竞争者,谐振时钟机制具有低功耗、低偏斜的显著优势,但设计方法的缺乏导致该技术在同步数字系统中的应用受到严重制约。为解决这一问题,提出了一种面向无缓冲谐振时钟分布技术的物理设计方法,能够结合现有设计流程,有效实现谐振时钟网络设计。该方法基于SPICE分析并优化与谐振时钟网络相关的设计参数,保证整个物理设计快速收敛于目标频率。通过一块乘法器电路验证了该设计方法,带有寄生参数网表的SPICE结果显示,与采用树型和网格型时钟分布网络的同步电路相比,基于无缓冲谐振时钟网络的同步电路时钟系统功耗降低最高可达64%,总功耗降低16%以上。此外,无缓冲时钟网络的时钟偏斜小于时钟周期的2%。; 徐毅陈书明刘祥远; 关键词：设计方法学低功耗

YHFT-DX处理器全定制EDA技术的开发与应用: 2013年; 在YHFT-DX处理器的研制中,研究并实现了多项支撑全定制设计的EDA技术。针对全定制设计的功能验证,研究并实现了层次式功能模型自动提取技术,能够将晶体管级网表转化为等效的RTL级网表。研究并实现了晶体管级混合时序分析方法,可自动分析全定制设计的延时,并采用多线程并行的方法获得了约10倍左右的速度提升。为提高模拟结果分析的效率,开发了一个延时提取的工具Aimeasure。开发了两个信号完整性分析工具PNVisual和NoiseSpy,分别用于全定制设计的IR-Drop分析和噪声分析。上述技术已在YHFT-DX处理器的设计中得到了广泛应用,有效提高了全定制设计的效率与质量。; 李振涛刘尧陈书明徐庆光付志刚; 关键词：全定制设计噪声分析

65nm工艺大容量2W/8R高速SDP存储器的设计: 2012年; SDP是为"飞腾-迈创"DSP在65nm工艺下设计的一个核间数据共享存储器,容量为512×32b,端口数为2W/8R.针对SDP存储器写端口数少的特点,为减小面积,采用了分为4个2W/2R存储体的实现策略.为了提高存储单元的噪声容限,设计了读写端口分离的12管2W/2R存储单元,使得读写操作的噪声容限分别达到了333mV和274.7mV.采用层次式位线技术,提高了读写操作的速度,并降低了功耗.用全定制方法完成了2W/2R存储体的版图设计,并用Encounter完成了SDP存储器的总体集成.版图后的模拟结果显示,SS条件下的最大延时为750ps,TT条件下的功耗为45.2mW@500MHz.; 徐庆光温亮李振涛; 关键词：多端口存储器噪声容限

A novel layout for single event upset mitigation in advanced CMOS SRAM cells被引量：4: 2013年; A novel layout has been proposed to reduce the single event upset(SEU) vulnerability of SRAM cells.Extensive 3-D technology computer-aided design(TCAD) simulation analyses show that the proposed layout can recover the upset-state much easier than conventional layout for larger space of PMOS transistors.For the angle incidence,the proposed layout is immune from ion hit in two plans,and is more robust against SEU in other two plans than the conventional one.The ability of anti-SEU is enhanced by at least 33% while the area cost reduced by 47%.Consequently,the layout strategy proposed can gain both reliability and area cost benefit simultaneously.; QIN JunRuiLI DaWeiCHEN ShuMing; 关键词：SRAM

旋转时钟的一种模型及其仿真: 本文主要讲述了旋转时钟技术Rotary Tavelling-Wave Oscillator(RTWO)的一种寄生参数提取模型及其仿真。RTWO是一种LC振荡器,主要由一根闭环差分传输线和若干反相器对组成,其性能与寄生参数...; 黄东昌刘祥远陈吉华孙路

高性能DSP内核测试芯片的设计与验证: 为了充分检验某高性能DSP的CPU内核在65nm工艺下是否达到既定设计目标,对CPU内核进行了一次试流片,本文对测试芯片的设计与验证工作进行了总结。在测试芯片内设计了专门的测试逻辑,可以通过普通和ET两种方式控制CPU内...; 高维娜郭阳付志刚蒲伟杨唐第; 关键词：FPGA仿真

高速多端口寄存器文件的可测性设计: 本文提出了一种寄存器文件的可测性设计技术,该技术通过采用全扫描设计方法来增加寄存器文件的可测试性,从而实现寄存器文件可观察性、可控制性等可测试性设计目标。本文通过FT-CX中具有22个端口（13读/9写）的寄存器文件的可...; 冯国柱陈吉华宋芳芳张子杰; 关键词：寄存器文件

一种低功耗的混合谐振时钟分布机制被引量：1: 2010年; 提出了一种低功耗的混合谐振时钟分布机制,通过改进的旋转行波振荡器产生和分布方波形全局时钟信号,采用基于片上变压器的谐振电路产生局部谐振时钟信号.在SMIC0.13μm CMOS工艺下,对目标频率为1.91GHz的混合时钟网络进行了设计和仿真,能够显著降低时钟系统功耗.; 徐毅陈书明

全定制宏模块时序建模自动化: 本文介绍了建立全定制宏模块时序建模自动化的方法。该方法在LINUX环境下结合PERL、SHELL、TCL三种程序设计语言的优点,实现了全定制宏模块时序模型建立的高度自动化。本文以FT-CX寄存器文件为例来阐述如何实现全定...; 王丽娟陈吉华贾有方; 关键词：全定制自动化

渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心　互联网出版许可证　新出网证(渝)字10号

国家自然科学基金(60906014)