陕西省科技攻关计划(2004k05-G4)
- 作品数：3 被引量：7H指数：2
- 相关作者：蒋林邓军勇曾泽沧更多>>
- 相关机构：西安邮电学院更多>>
- 发文基金：陕西省科技攻关计划国家高技术研究发展计划更多>>
- 相关领域：电子电信更多>>
- 数/模混合信号设计验证中主要问题的分析被引量：4
- 2007年
- 数/模混合片上系统的发展日新月异,为保证产品良率,芯片投片前的验证是片上系统设计流程中的关键环节。在数/模混合信号验证方法中,如何对整个混合信号设计的数字模块和模拟模块进行划分,以及如何完成两类模块间数字信号和模拟信号的相互映射传输,是混合验证中的两个主要问题。以一个1∶2解复用的混合信号设计为例,对这两个问题进行了分析讨论,同时从工具角度对两类仿真器之间的同步做了论述,最后采用Cadence的Virtuoso AMS Simulator工具进行了完整的混合信号验证。
- 邓军勇曾泽沧蒋林
- 用于CDR电路的相位插值选择电路设计被引量：3
- 2008年
- 时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现。在SMIC0.18μm CMOS工艺下采用Cadence公司的仿真工具Spectre进行了晶体管级验证,结果显示,利用该电路恢复出来的时钟对数据进行重定时,能较好地消除传输过程中积累的抖动,有效地提高了输入抖动容限。
- 曾泽沧邓军勇蒋林
- 关键词：CMOS电路
- G比特级通用可逆计数器的CMOS电路设计被引量：2
- 2008年
- 在数字锁相环中,可逆计数器是组成数字滤波器的关键电路,本文讨论了通用可逆计数器的工作原理,推导出了电路的逻辑表达式,并设计了五位且可扩展的可逆计数器的电路原理图。采用仿真器NC-Verilog进行了功能验证,同时采用CMOS电路实现了整体功能,最后利用Cadence的Spectre给出了该电路在0.18um CMOS工艺下的晶体管级仿真结果,电路最高工作频率可以达到1.25GHz;而利用Synopsys的Design Compiler对规范书写的Verilog模块在相同工艺下进行逻辑综合得到的电路最高频率只能达到800MHz。
- 邓军勇蒋林曾泽沧
- 关键词：可逆计数器逻辑综合锁相环GBPS
