您的位置: 专家智库 > >

上海-AM基金(0502)

作品数:8 被引量:27H指数:2
相关作者:曾晓洋韩军顾叶华汤庭鳌陈俊更多>>
相关机构:复旦大学更多>>
发文基金:上海-AM基金国家自然科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 8篇中文期刊文章

领域

  • 7篇自动化与计算...
  • 5篇电子电信

主题

  • 3篇VLSI
  • 2篇模乘
  • 2篇可伸缩
  • 2篇功耗分析
  • 2篇功耗分析攻击
  • 2篇VLSI设计
  • 2篇高性能
  • 1篇抖动
  • 1篇译码
  • 1篇译码器
  • 1篇噪声
  • 1篇真随机数
  • 1篇真随机数发生...
  • 1篇振荡器
  • 1篇数字版权
  • 1篇数字版权保护
  • 1篇算法加速器
  • 1篇随机化
  • 1篇随机数
  • 1篇随机数发生器

机构

  • 8篇复旦大学

作者

  • 8篇曾晓洋
  • 5篇韩军
  • 5篇顾叶华
  • 2篇汤庭鳌
  • 2篇陈俊
  • 2篇赵佳
  • 2篇陆荣华
  • 1篇金荣华
  • 1篇李庆
  • 1篇邓运松
  • 1篇谢磊
  • 1篇王晶
  • 1篇邓焕
  • 1篇张章
  • 1篇麻永新

传媒

  • 3篇小型微型计算...
  • 2篇计算机工程
  • 1篇计算机研究与...
  • 1篇计算机工程与...
  • 1篇固体电子学研...

年份

  • 7篇2007
  • 1篇2006
8 条 记 录,以下是 1-8
排序方式:
8位嵌入式CPU的AMBA^(TM) wrapper设计被引量:1
2006年
论文提出了一种针对8位嵌入式CPU的AMBATMwrapper设计方法。加上wrapper后的CPU仍采用原指令系统,可以直接替换基于AMBATM总线SoC平台上的32位CPU,而无需对其它硬件作相应的改动,从而大大缩短了设计时间,提高了IP复用的效率。在性能上,相当于同类8位嵌入式CPU的处理速度,但面积和成本远小于32位的微处理器,因而具有较好的应用前景。
顾叶华曾晓洋韩军
关键词:SOCWRAPPERIP复用嵌入式CPU
集成模乘求逆双重运算的抗攻击RSA协处理器被引量:2
2007年
提出了一种集成模乘求逆双重运算的抗攻击RSA协处理器设计.在设计中引入了指数重编码和双位扫描的方法以提高模幂运算的速度,并采用数据屏蔽和随机重编码的方案来防御功耗分析攻击.基于字串行架构实现了模乘和求逆运算,并提出了相应的可伸缩蒙哥马利模乘算法,使基本运算具有数据通路小、可伸缩性强的特点.在VLSI设计上实现了模乘和求逆运算的硬件复用,大幅度地降低了成本.FPGA验证表明协处理器能够正确地完成所有预定的功能.TSMC0.25um工艺综合结果显示,协处理器的工作频率可达170MHZ,总的规模(包括核心电路与存储单元)约为26K等效门.因此本文RSA协处理器体现了多功能、可伸缩、抗攻击和低成本的综合优势.
韩军曾晓洋陆荣华赵佳汤庭鳌
关键词:模乘求逆可伸缩功耗分析攻击
OMA DRM 2数字版权保护终端系统的SoC设计方案及其VL-SI实现被引量:1
2007年
根据OMADRM2标准提出了一种适用于移动通信终端的数字版权保护SoC设计方案,并在Altera的Stratix EP1S80B956C6 FPGA开发板上获得验证.该方案针对实际应用进行了合理的软硬件划分.其硬件结构基于AMBATM总线,包括一个32位RISCCPU,一个可以执行RSA、AES和SHA-1运算的DRMAgent硬件加速器,一个高性能的真随机数发生器和一系列的接口.基于SMIC0.25μm标准CMOS工艺,本设计可以工作在76MHz的频率下,面积约为120Kgates,适合低成本应用.此外,本设计增加了存储器保护电路来提高平台的安全性,采用门控时钟的方法降低功耗,具有良好的应用前景.
顾叶华曾晓洋韩军麻永新陈俊王晶
关键词:OMADRMAESSHA-1数字版权保护
低硬件成本的高性能Hash算法加速器VLSI设计被引量:2
2007年
本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;在86MHz的工作频率下,其数据吞吐率达1.07Gbps.分析结果显示,该硬件加速器具备低成本和高性能的特点,适用于PDA、智能手机等面积受限的移动设备,具有良好的应用前景.
顾叶华曾晓洋韩军张章
关键词:VLSI
基于振荡器的高性能真随机数发生器被引量:7
2007年
设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。
邓焕金荣华陈俊谢磊曾晓洋郭亚炜
关键词:随机数发生器振荡器热噪声抖动
高速Viterbi译码器的VLSI设计与实现被引量:2
2007年
在优化结构的基础上,实现了一种回溯长度为64的(2,1,7)高速Viterbi译码器.该译码器采用改进的加比选单元(ACS),降低了硬件复杂度,提高了时钟运行频率.改进的回溯单元采用了分块循环存储器,对数据读取结构进行改进,提高了译码器的数据吞吐率.基于SMIC0.18μmCMOS工艺,该译码器最高工作时钟频率可达180MHz,等效逻辑门约为28683门.经过验证比较,结果表明实现的高速Viterbi译码器在各个指标上如实现面积、回溯长度和约束长度比现有的各种方案有较大幅度的提高,因此该译码器在数字通信领域具有良好的应用前景如DTV和HDTV.
李庆邓运松曾晓洋顾叶华
关键词:维特比译码器HDTV
基于时间随机化的密码芯片防攻击方法被引量:11
2007年
差分功耗分析(DPA)作为一种获取密码芯片密钥的旁道攻击方法,对目前的信息安全系统构成了严峻挑战。作为防御技术之一,将系统运行时间随机化是一种直接有效的方法。该文建立了随机时间延迟防御DPA攻击的理论模型,从而得到了随机时间延迟抑制DPA攻击的阈值条件。为了既保证较高的DPA防御能力,又能降低计算设备额外的时间负担,基于理论模型的结论研究了时间延迟的概率分布,得出了发生一次和两次随机时间延迟时,延迟变量最优的概率分布律。
韩军曾晓洋汤庭鳌
关键词:差分功耗分析攻击概率分布
一种新型操作数长度可伸缩的模乘器VLSI设计被引量:2
2007年
在改进基于字的Montgomery模乘算法的基础上,通过优化流水线结构缩短关键路径,实现了一种结构优化的模乘器。设计中采用了按字运算的高基Montgomery模乘算法,使该设计具有良好的可扩展性,可以完成任意位数的模乘运算。改进了模乘器的流水线结构,提高了模乘器的工作效率。该设计可以应用于各种高性能且低成本的RSA密码协处理器设计。
顾叶华曾晓洋赵佳陆荣华
关键词:流水线可伸缩VLSI
共1页<1>
聚类工具0