搜索到457篇“ BICMOS工艺“的相关文章
模拟BiCMOS工艺高应力边缘效应优化集成方法和高线性双多晶电容器
本发明公开模拟BiCMOS工艺高应力边缘效应优化集成方法和高线性双多晶电容器,步骤包括:1)在N型阱表面的场氧化层上方淀积P1埃米的多晶电容器下极板多晶膜层,并完成N型光刻注入掺杂;2)淀积d1埃米的双多晶电容器第一层介...
殷万军钟怡刘玉奎刘青杨永晖龚榜华朱坤峰张静谭开洲
一种基于SiGe-BiCMOS工艺的共源共基放大器
本发明提出了一种基于SiGe‑BiCMOS工艺的共源共基放大器,包括输入匹配单元、第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元、输出阻抗匹配单元;与四级单端结构的低噪声放...
姚静石刘成鹏陈阳平苏黎明龚海波
基于SiGe BiCMOS工艺的8 GS/s采样保持电路
2024年
为实现数字通信对高速模数转换器的要求,基于0.18μm SiGe BiCMOS工艺提出了一款8 GS/s采样率、6 bit的采样保持电路。电路采用全差分开环结构,利用射极跟随型采样开关实现了电路高采样率。采样开关中采用晶体管线性补偿技术,有效地提高了采样保持电路的线性度。输出缓冲电路采用级联结构实现高线性度,并提高了电路的驱动能力。测试结果发现,在采样模式下单端输入信号频率4 GHz、采样时钟频率8 GHz条件下,有效位数为5.4 bit,无杂散动态范围为37.6 dB,总谐波失真为37.5 dB,总功耗为450 mW,芯片尺寸为0.68 mm×0.68 mm。
李飞吴洪江龚剑曹慧斌
关键词:采样保持电路
基于0.18μm SiGe BiCMOS工艺的4GS/s、14 bit数模转换器
2024年
基于0.18μm SiGe BiCMOS工艺,设计了超高速高精度数模转换器(DAC),其时钟采样率为4 GS/s、精度为14 bit。为满足4 GHz处理速度,该DAC中所有电路均采用异质结晶体管(HBTs)搭建。为了降低功耗和节约面积,本设计采用10+4分段译码的方式,其中低10位电流舵使用R-2R梯形电阻网络,而高4位使用温度计码结构。仿真结果表明,所设计DAC的DNL、INL分别为0.54 LSB和0.39 LSB,全奈奎斯特频域内的无杂散动态范围均大于82 dBc。在3.3 V和5 V混合电源供电下,整个DAC的平均功耗为2.39 W。芯片总面积为11.22 mm^(2)。
张翼戚骞张有涛韩春林王洋张长春张长春
关键词:数模转换器电流舵
基于BiCMOS工艺的低相噪低功耗锁相环的设计
锁相环是一个能够跟踪输入信号相位的闭环自动控制系统,其独特的优良性能使得其被广泛应用于频率合成、调制解调、时钟恢复等领域。频率合成器是锁相环最重要的应用之一,其通常被用于为无线通信应用中的射频收发机提供本振信号。具有高相...
谢贤秋
关键词:电荷泵锁相环相位噪声低功耗
基于SiGe BiCMOS工艺下高速折叠内插ADC的设计与实现
李飞
新一代超高速SiGe BiCMOS工艺研究进展
2023年
综述了近年来国际上SiGe BiCMOS工艺的最新研究成果和工艺量产情况,具体展现和讨论了不同机构所研发的器件结构、工艺流程及其性能,并且展望了器件及工艺进一步优化的方向。虽然目前传统的双多晶自对准选择性外延基区结构实现了最佳的量产性能,但受限于内外基区连接电阻和选择性外延基区薄膜的不均匀性,其器件性能很难再有进一步提高。非选择性外延基区结构在实验室获得了极高的性能,但其自对准特性较低,这妨碍了其工业量产和更大规模集成。维持HBT器件与更小尺寸基线CMOS的工艺兼容性变得越来越困难。对高性能、工业量产和低成本进行综合,仍然是一项具有较大挑战性的任务。
马羽张培健徐学良陈仙易孝辉
高可靠数字集成电路的BiCMOS工艺设计
2023年
阐述一种基于5V BiCMOS高可靠数字集成电路的器件结构、工艺设计和工艺开发,并对该器件的电参数进行测试,与试验仿真值进行比对分析,结果相符合。
刘云洁蒲耀川王轶军李文军潘照霞任雄
关键词:集成电路制造BICMOS
一种基于0.18μm SiGe BiCMOS工艺的高线性混频器
2023年
设计了一种低本振驱动的高线性混频器,重点关注混频器的线性度性能和本振驱动功率问题.混频器的核心电路结构包含比较器,本振驱动器,双平衡无源混频器和带隙基准电路.为了提供本振信号通路的单端转差分功能,以及减小混频器对本振驱动功率的要求,引入比较器和本振驱动器,并采用双平衡无源混频器提供良好的线性度.采用0.18µm的SiGe双极兼容互补金属氧化物半导体(BiCMOS)工艺,同时支持上变频和下变频功能.实测结果表明,射频端口可覆盖6~18 GHz频段的信号,中频端口可覆盖0~6 GHz频段的信号;下变频时和上变频时的变频损耗典型值分别为-10.0 dB和-9.8 dB;IIP3在工作频段内的最大值分别为23.0 dBm和23.4 dBm;功耗为500 mW.在实现高线性度混频器的基础上,减小了输入本振功率的需求,提高了高线性混频器的实用性.
段昊阳权海洋王盟皓魏慧婷张秋艳崔旭彤侯训平张超轩
关键词:无源混频器BICMOS
一款BiCMOS工艺的低附加相移衰减器
2023年
采用0.18μm BiCMOS工艺,设计了一款工作频率为17~42 GHz的5位低附加相移、超宽带衰减器。小衰减单元采用简化的T型衰减结构,大衰减单元采用π型衰减结构,且每个衰减单元均采用电容和电阻并联的方式对附加相移进行补偿。测试结果表明,在17~42 GHz频带范围内,该衰减器的衰减动态范围为0~20 dB,衰减步进为0.5 dB,衰减误差均方根小于0.5 dB,附加相移为-1.25°~1.00°,芯片尺寸为220μm×95μm。
张超陈奇超叶乔霞高海军
关键词:衰减器

相关作者

毛陆虹
作品数:449被引量:407H指数:8
供职机构:天津大学
研究主题:光接收机 CMOS 标准CMOS工艺 光互连 CMOS工艺
谢生
作品数:265被引量:173H指数:7
供职机构:天津大学
研究主题:光接收机 标准CMOS工艺 跨阻放大器 光互连 CMOS
张世林
作品数:198被引量:228H指数:7
供职机构:天津大学
研究主题:共振隧穿二极管 RTD CMOS 光电探测器 振荡器
李竞春
作品数:69被引量:73H指数:5
供职机构:电子科技大学
研究主题:SIGE MOS器件 CMOS 沟道 SIGE_HBT
王豪
作品数:80被引量:144H指数:7
供职机构:武汉大学物理科学与技术学院
研究主题:CMOS 跨阻放大器 CMOS工艺 心电信号 FPGA