搜索到4879篇“ 硬件加速“的相关文章
全部数字资源类型
相关度排序
硬件加速器
本申请的各实施例涉及硬件加速器。提出了用以通过利用文件路径标识要被处理的数据来减少主机系统与存储设备之间的数据传送次数的解决方案，因而使得卸载引擎能够独立地定位文件并且读取对应数据。
李澈张晖李博肖珊周平刘飞
硬件加速K-mer图生成
本发明提供了使用可编程逻辑设备来硬件加速K‑mer图生成的方法、系统和装置。在一个方面，方法包括以下动作：获得第一组核酸序列；使用所获得的第一组核酸序列并且使用可编程逻辑设备的多个非流水线硬件逻辑单元生成K‑mer图；以...
M·吕勒
硬件加速电路及终端设备
一种硬件加速电路及终端设备，硬件加速电路包括：第一寻址模块、第二寻址模块、乘累加计算模块、第一存储模块以及第二存储模块，其中：第一寻址模块，适于获取目标像素点在原始图像中关联的地址、加权系数；将目标像素点关联的地址的数据...
罗伟李夏禹赵晓冬徐快
硬件加速方法、装置、设备及介质
本发明涉及硬件加速方法、装置、设备及介质，该方法，包括：获取主机下发的读写命令；解析读写命令，以得到解析命令；判断解析命令是否为读命令；若是读命令，则判断解析命令是否为顺序读命令；若是顺序读命令，则向读Cache管理引擎...
王猛徐伟华
一种硬件加速方法以及相关设备
一种硬件加速方法以及相关设备，所述硬件加速方法包括：功能实体确定所述功能实体的管理域内待加速虚拟化网元VNF中需要的硬件加速资源的类型和大小(201)，所述功能实体确定目标虚拟基础设施管理器VIM(202)，所述功能实体...
彭俊彭展杨旭
一种三维可重构硬件加速核芯片
本发明公开了一种三维可重构硬件加速核芯片，属于芯片技术领域，其技术方案要点是三维可重构硬件加速核芯片包括：可重构运算阵列用于提供至少一个单元级计算单元和至少一个算法级计算单元；存储阵列用于存储经AXI总线输入与可重构运算...
李丽王鑫宇张恒邹幸洁孙从怡刘一傅玉祥李伟何书专
用于矩阵乘法运算的硬件加速器
本发明提供一种用于矩阵乘法运算的硬件加速器，包括：数据获取模块，用于获取第一矩阵和第二矩阵，所述第一矩阵形成第一维度和第二维度的第一数据队列，所述第二矩阵形成第一维度和第三维度的第二数据队列；矩阵乘法计算模块，所述矩阵乘...
徐一丁
基于FPGA的YOLOv5硬件加速方法
本发明涉及FPGA技术领域，尤其涉及基于FPGA的YOLOv5硬件加速方法，包括构建FPGA对YOLOv5网络加速操作；对加速操作的浮点数进行有符号整数的量化；构建三输入的两级压缩Compressor加法器，对加速操作的...
朱正伟钱炜朱晨阳房轩朱虹虹
一种卷积神经网络硬件加速平台
本发明公开了一种卷积神经网络硬件加速平台，包括控制模块、数据计算模块和外部存储器，所述外部存储器用于存储输入数据、输出数据和权重数据，所述控制模块调用输入数据和权重数据到数据计算模块中，所述数据计算模块包括片上缓存和计算...
刘勇陈翰文陈军
一种卷积硬件加速方法与硬件加速电路
本发明公开一种卷积硬件加速方法与硬件加速电路，属于卷积神经网络和芯片设计领域。根据卷积运算在两个方向上的步长将权重立方体和特征数据立方体分成多个子块，每个子块的宽和高与卷积核在两个方向上的步长相等；对每个子块内的数据块进...
庞博张帅帅杨亮张竣昊
加载更多 ∨

相关作者

宋宇鲲
作品数：273被引量：165H指数：7
供职机构：合肥工业大学
研究主题：片上网络 可重构 硬件加速器 硬件电路 加法器
张多利
作品数：282被引量：221H指数：7
供职机构：合肥工业大学
研究主题：片上网络 硬件电路 硬件加速器 加法器 卷积神经网络
马艳华
作品数：118被引量：25H指数：3
供职机构：大连理工大学
研究主题：航空发动机 硬件加速器 变循环发动机 涡扇发动机 硬件加速
李丽
作品数：408被引量：546H指数：12
供职机构：南京大学
研究主题：片上网络 可重构 加速器 源数据 路由器
潘红兵
作品数：357被引量：276H指数：9
供职机构：南京大学
研究主题：片上网络 可重构 神经网络 加速器 图像