搜索到613篇“ 指令队列“的相关文章
一种面向星上嵌入式的通用化可伸缩指令队列处理方法
本发明公开了一种面向星上嵌入式的通用化可伸缩指令队列处理方法,包括:创建messageQueue结构体,申请预设大小的内存块作为初始内存池;单机通过外部总线中断,收到新指令后,根据新指令大小,申请与新指令对应的内存空间,...
肖旭明 曾彦淞 柳昭陈锐 武铭 武杏杏 朱维悦 张宇航
一种基于指令队列的分布式深度神经网络性能建模方法
本发明公开了一种基于指令队列的分布式深度神经网络性能建模方法,特征是根据硬件性能参数、神经网络结构、底层计算架构、数据传输协议、链路带宽特点、服务器GPU拓扑结构,对深度神经网络进行分层映射拆分、分段计算,然后利用指令队...
李陈圣秦晓卫裴梓茜李晓敏杨渡佳
编译串行指令队列的方法和相关产品
本公开提供一种根据并行架构来编译串行指令队列的方法,该方法可以实现在计算装置中,其中计算装置可以包括在组合处理装置中,该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互,共同完成用户指...
不公告发明人
文献传递
一种用户指令队列管理系统及方法
本发明公开了一种用户指令队列管理系统,涉及用户指令管理领域,包括指令接收存储模块,队列管理模块和队列进程模块,其中:指令接收存储模块用于存储用户指令队列管理模块用于查询指令接收存储模块中的用户指令数量并启动与用户指令一...
彭友顺杨鹭
文献传递
用于POQ的系统、设备和方法以管理具有多个指令队列的处理器中的数据依赖关系
在一个实施例中,一种设备包括:多个寄存器;第一指令队列,该第一指令队列用于存储第一多个指令;第二指令队列,该第二指令队列用于存储第二多个指令;程序顺序队列,该程序顺序队列具有多个部分,每个部分与多个寄存器中的一个寄存器相...
A·阿尤波夫S·T·斯里尼瓦杉J·D·皮尔斯D·B·谢菲尔德
一种基于指令队列的分布式深度神经网络性能建模方法
本发明公开了一种基于指令队列的分布式深度神经网络性能建模方法,特征是根据硬件性能参数、神经网络结构、底层计算架构、数据传输协议、链路带宽特点、服务器GPU拓扑结构,对深度神经网络进行分层映射拆分、分段计算,然后利用指令队...
李陈圣秦晓卫裴梓茜李晓敏杨渡佳
文献传递
一种用户指令队列管理系统及方法
本发明公开了一种用户指令队列管理系统,涉及用户指令管理领域,包括指令接收存储模块,队列管理模块和队列进程模块,其中:指令接收存储模块用于存储用户指令队列管理模块用于查询指令接收存储模块中的用户指令数量并启动与用户指令一...
彭友顺杨鹭
基于宏指令队列的CPU访存序列仿真模型
一种基于宏指令队列的CPU访存序列仿真模型,包括:指令缓冲模块,其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲,发出的指令利用冗余域携带有所在指令缓冲的缓冲号,以便根据响应原样返回的该指令缓冲号进...
任秀江卢宏生郑卫华张清波王梦嘉陈彦庭施晶晶
文献传递
基于指令队列的程序循环代码动态检测及执行方法
本发明公开了一种基于指令队列的程序循环代码动态检测及执行方法,其实施步骤如下:1)从指令缓存中取指并保存到指令队列中,将指令队列中保存的指令发射到功能部件执行,当执行指令为分支指令且执行结果为跳转时获取跳转方向以及跳转目...
张承义高军孙彩霞艾飞虎郭维孙曜王永文窦强倪晓强隋兵才陈微赵天磊王蕾黄立波
文献传递
基于宏指令队列的CPU访存序列仿真模型
一种基于宏指令队列的CPU访存序列仿真模型,包括:指令缓冲模块,其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲,发出的指令利用冗余域携带有所在指令缓冲的缓冲号,以便根据响应原样返回的该指令缓冲号进...
任秀江卢宏生郑卫华张清波王梦嘉陈彦庭施晶晶

相关作者

倪晓强
作品数:204被引量:12H指数:2
供职机构:国防科学技术大学
研究主题:寄存器 操作数 处理器 微处理器 硬件开销
邢座程
作品数:183被引量:69H指数:5
供职机构:国防科学技术大学
研究主题:微处理器 控制器 处理器 流处理器 体系结构
隋兵才
作品数:221被引量:24H指数:2
供职机构:国防科学技术大学
研究主题:寄存器 操作数 微处理器 处理器 硬件开销
孙彩霞
作品数:201被引量:21H指数:3
供职机构:国防科学技术大学
研究主题:寄存器 操作数 微处理器 硬件开销 处理器
黄立波
作品数:201被引量:51H指数:4
供职机构:国防科学技术大学
研究主题:寄存器 操作数 硬件开销 处理器 微处理器